Bundespatentgericht, Urteil vom 14.10.2021, Az. 2 Ni 15/20 (EP)

Die Klage, mit der der [X.] der fehlenden Patentfähigkeit nach Art. II § 6 A[X.]. 1 Satz 1 Nr. 1 IntPatÜG, Art. 138 A[X.]. 1 lit. a) EPÜ i. V. m. Art. 54 und 56 EPÜ wegen fehlender Neuheit und fehlender erfinderischer Tätigkeit geltend gemacht wird, ist zulässig.

Die Klage ist auch begründet. Das Streitpatent ist für nichtig zu erklären, weil es weder in der erteilten Fassung nach Hauptantrag noch in der Fassung eines der Hilfsanträge Bestand hat.

Die in der mündlichen Verhandlung am 14. Oktober 2021 eingereichten [X.], 1a, 2, 2a, 4 und 6a waren trotz Rüge der Klägerin nach § 83 A[X.]. 4 Satz 1 [X.] nicht als verspätet zurückzuweisen.

Damit ist über die Verteidigung des Streitpatents nach den [X.] 1, 1a, 2, 2a, 4 und 6a in der Sache zu entscheiden.

Gemäß § 83 A[X.]. 4 Satz 1 [X.] kann das Patentgericht zwar eine Verteidigung des Beklagten mit einer geänderten Fassung des Patents zurückweisen und bei seiner Entscheidung unberücksichtigt lassen. Hierfür ist es aber stets erforderlich, dass dieser Vortrag tatsächliche oder rechtliche Fragen aufkommen lässt, die in der mündlichen Verhandlung nicht oder nur mit unverhältnismäßigem Aufwand zu klären sind (vgl. Begründung zum Entwurf eines Gesetzes zur Vereinfachung und Modernisierung des Patentrechts, [X.] 2009, 307, 315). Kann das an sich verspätete Vorbringen dagegen noch ohne weiteres in die mündliche Verhandlung einbezogen werden, ohne dass es zu einer Verfahrensverzögerung kommt, liegen die Voraussetzungen für eine Zurückweisung nach § 83 A[X.]. 4 [X.] nicht vor.

So liegt der Fall hier, weil das Streitpatent auch in den beschränkt verteidigten [X.] nach sämtlichen [X.] für nichtig zu erklären ist, und die Berücksichtigung dieser Hilfsanträge auch zu keiner Verzögerung des Rechtsstreits geführt hat (vgl. [X.], Patentnichtigkeitsverfahren, 7. Aufl. 2020, Rn. 223 mit umfangreichen Nachweisen zur Rechtsprechung des B[X.]).

Das Streitpatent ist für nichtig zu erklären, weil die in Druckschrift [X.] offenbarte Vorrichtung die mit den Ansprüchen 1 aller Anträge beanspruchten Vorrichtungen neuheitsschädlich vorwegnimmt (Art. 54 EPÜ), so dass sie nicht patentfähig sind (Art. 52 EPÜ i.V.m. Art. II § 6 A[X.]. 1 Satz 1 Nr. 1 IntPatÜG und Art. 138 A[X.]. 1 lit. a) EPÜ).

1. Das Streitpatent bezieht sich auf den Betrieb einer [X.]eichervorrichtung (vgl. A[X.]. [0001] der [X.]).

Gemäß der Beschreibung des Streitpatents haben [X.] zu immer kleineren und leistungsfähigeren Computern geführt. Dies hat beispielsweise zu einer Reihe von tragbaren, nicht leitungsgebundenen Computern geführt, wie Mobiltelefonen, PDAs und Pager, die klein und leicht sind, so dass sie von Benutzern leicht mitgenommen werden können. Mobiltelefone können Telefonie und Datenpakete über drahtlose Netzwerke übertragen. Außerdem enthalten viele Mobiltelefone andere Funktionen. Zum Beispiel können Mobiltelefone auch eine digitale Photo- oder Videokamera, einen digitalen Rekorder oder ein Wiedergabegerät für [X.] enthalten. Auch können solche Mobiltelefone Programmanweisungen ausführen, einschließlich Softwareanwendungen wie einen Web-Browser, der benutzt werden kann, um Zugang zum [X.] zu erlangen. Diese Mobiltelefone können somit umfangreiche Rechenfähigkeiten aufweisen.

Eine Verringerung des Stromverbrauchs der tragbaren Rechner ermöglicht eine längere Betrie[X.]zeit zwischen dem Wiederaufladen oder Tausch ihrer Batterien. Eine Verringerung der Betrie[X.]spannung der elektronischen Bauteile resultiert üblicherweise in einem geringeren Stromverbrauch, jedoch arbeiten einige der elektronischen Bauteile bei einer geringeren Versorgungsspannung mit einer geringeren Geschwindigkeit.

Diese geringere Geschwindigkeit kann einen Einfluss auf die Funktionsfähigkeit bestimmter Schaltkreise in dem elektronischen Gerät haben. Beispielsweise lesen manche [X.]eicherbausteine wie [X.]s (static random access memory) die in ihren [X.]eicherzellen gespeicherten [X.]e, indem ein Paar von [X.]en, das mit einer [X.]eicherzelle verbunden ist, [X.] wird, und dann eine der [X.]en abhängig vom gespeicherten [X.] entladen wird. Ein meist als Leseverstärker bezeichneter [X.], der mit den [X.]en verbunden ist, vergleicht die [X.]annungen auf den [X.]en und erzeugt eine Ausgabe, die den [X.] in der [X.]eicherzelle anzeigt. Der [X.] wird zwischen zwei gegenläufigen Erfordernissen betrieben. Zum einen muss er lange genug warten, damit die [X.]annung zwischen den beiden [X.]en groß genug ist, um für den [X.] ein zuverlässiges Ergebnis zu erhalten. Zum anderen muss aber jede unnötige Verzögerung vermieden werden, um nicht unnötig Strom zu verbrauchen. Eine Stromersparnis, die durch eine A[X.]enkung der Versorgungsspannung erreicht wird, kann zumindest teilweise wieder zunichte gemacht werden, wenn auf Grund einer verzögerten Wartezeit die [X.]annung zwischen den [X.]en unnötig ansteigt (vgl. A[X.]. [0002] bis [0004] der [X.]).

Die Funktionsweise eines [X.]s (Static Random Access Memory) auf die sich die Erfindung bezieht, wird im Folgenden genauer dargestellt.

Ein [X.] ist ein flüchtiger [X.]eicher, der im Standby-Betrieb, also dann, wenn weder ein Wert ausgelesen noch ein Wert eingespeichert wird, extrem wenig Strom verbraucht.

Deshalb wird er oftmals mit einer Pufferbatterie oder auch nur einem Kondensator als Stromquelle wie ein nicht flüchtiger [X.]eicher eingesetzt, der auf Grund der [X.]eicherbatterie oder des [X.]eicherkondensators über Jahre hinweg den in ihm gespeicherten Wert behalten kann. [X.]s sind auch sehr schnell, weswegen sie in [X.], bei denen es auf ein schnelles Auslesen und Schreiben von Daten ankommt, eingesetzt werden. Ihr Nachteil besteht in dem für einen flüchtigen [X.]eicher relativ aufwendigen Aufbau, der dazu führt, dass eine [X.]eicherzelle eine relativ große Fläche auf dem Chip einnimmt.

[X.]s besitzen mehrere Transistoren pro [X.]eicherzelle und sind unterschiedlich aufgebaut. Die häufigste verwendete Zelle ist die sogenannte 6T-Zelle, die ihrem Namen entsprechend sechs Transistoren enthält und so wie in der der [X.]enzyklopädie Wikipedia entnommenen [X.]ur gezeigt aufgebaut ist. Die [X.]eicherung des Bits erfolgt mittels einer Flipflopschaltung, die aus den Transistoren M₁ bis M₄ besteht. Die Ausgänge ₅ bzw. M₆ auf die beiden [X.]en _[X.] aufgeladen. Dann werden die Transistoren M₅ und M₆ über die Wortleitung [X.] durchgeschaltet. Ist eine 1 in der Zelle gespeichert, so wird die [X.] ₄ und M₆ auf die [X.]annung V_[X.] aufgeladen, während gleichzeitig, die inverse [X.] ₁ und M₅ auf 0V entladen wird. Die Transistoren M₂ und M₃ sind in diesem Fall gesperrt. Für den Fall einer gespeicherten 0 ergibt sich das symmetrisch Umgekehrte.

2. Eine Aufgabe gibt das Streitpatent nicht explizit an, doch besteht diese vor diesem Hintergrund objektiv darin, eine [X.]eichervorrichtung und ein Verfahren zum Betrieb einer [X.]-[X.]eichervorrichtung anzugeben, die es ermöglichen, die [X.]eichervorrichtung innerhalb eines Bereichs von Betrie[X.]spannungen mit einem möglichst optimal geringen Stromverbrauch zu betreiben (vgl. [X.]. 2, [X.] 5 und 6 der [X.]).

3. Diese Aufgabe wird nach Angabe des Streitpatents durch die Gegenstände der erteilten sel[X.]tändigen Ansprüche 1 und 15 und das Verfahren des erteilten nebengeordneten Anspruchs 9 gelöst sowie durch die Gegenstände und Verfahren der sel[X.]tändigen Ansprüche der Hilfsanträge.

Die Erfindung des Streitpatents liegt in einer Weiterbildung einer [X.]eichervorrichtung, wie sie beispielhaft in der folgenden [X.]. 2 gezeigt wird. Die dort gezeigte [X.]eichervorrichtung besteht aus einer Anzahl von [X.]eicherzellen, in denen jeweils ein Bit eines Datums gespeichert wird, weshalb sie im Streitpatent als Bitzelle („bit cell“ 202) bezeichnet wird. Wie bei [X.]s üblich, sind die [X.]eicherzellen mit zwei (zueinander inversen) [X.]en ([X.], [X.]B) und einer Wortleitung ([X.]) verbunden. Die [X.]annung auf der Wortleitung wird mittels eines [X.]s („[X.] Driver“ 238) erzeugt (Merkmale 1.1 und 1.2).

Zwischen die beiden [X.]en ist ein [X.] („sense amplifier“ 204) geschaltet (Merkmal 1.3). Die Vorrichtung weist zudem eine [X.] („timing circuit“ 232) auf, die zwei Signale (201, 203) generiert (Merkmal 1.4), eine [X.] („loop circuit“ 214), die auf das erste (201) der beiden Signale der Zeitsteuerschaltung anspricht und ein Aktivierungssignal (205) an den [X.] (204) ausgibt, und eine [X.] („wordline enable circuit“ 212), die auf das zweite der beiden Signale (203) anspricht und ein Aktivierungssignal (213) an den [X.] (238) ausgibt.

Die [X.] (214) ist so betreibbar und wird in [X.]. 2 auch so betrieben, dass sie das erste Signal (201) erhält, bevor die [X.] (212) das zweite Signal (203) erhält.

Dem Wortlaut des Anspruchs 1 nach bedeutet dies, dass zumindest die Möglichkeit bestehen muss, dass das erste Signal (201) vor dem zweiten Signal (203) bei seinem jeweils vorbestimmten Empfänger ankommen kann (Merkmal 1.7). Dies ist zunächst entgegen dem Erwarteten, denn bei einem [X.] müssen, wie zuvor beschrieben, zunächst mit Hilfe der Wortleitung die Transistoren der [X.]eicherzelle zu den beiden [X.]en durchgeschaltet werden, damit diese auf ihr jeweiliges Potential gebracht werden. Erst dann, wenn die [X.]annung zwischen den beiden [X.]en groß genug ist, wird der [X.] zum Auslesen aktiviert.

Um letzteres zu ermöglichen, weist die [X.] eine Verzögerung auf, die die Reihenfolge und den zeitlichen Ablauf der Signale an die [X.] (212) und den [X.] (204) herstellt und programmierbar ist, um diese Verzögerung an den Betrieb mit unterschiedlichen Versorgungsspannungen anzupassen (Merkmal 1.7). Als Beispiel für den programmierbaren Teil (244) der Verzögerung in der [X.] (214) wird in [X.]. 2 des Streitpatents ein Aufbau gezeigt, bei dem mit einer programmierbaren Anzahl von Stromquellen (discharge elements 248) eine Dummybitleitung (D[X.]) entladen wird (vgl. A[X.]. [0026], [0027]). Dies bedeutet auch, dass die Verzögerung nicht kontinuierlich eingestellt werden kann, sondern in Stufen, die dadurch entstehen, dass eine weitere Stromquelle (248) an- bzw. abgeschaltet wird.

Einen beispielhaften Ablauf der Signalfolge zeigt das Streitpatent in ihrer hier wiedergegebenen [X.]. 3, die von der Patentinhaberin als entscheidender Punkt der Erfindung angesehen wird. Sie und die zugehörige Beschreibung zeigen, dass das erste Signal zum Zeitpunkt t2 an der [X.] ankommt und in der [X.] eine Verzögerung des Eingangssignals erfolgt, die aus zwei Bestandteilen besteht. Der erste Bestandteil (Supply voltage-dependent delay 306) ist der, der durch den Logikschaltungsanteil der [X.] entsteht. Dieser ist abhängig von der Versorgungsspannung der Logikschaltung und bei einer geringeren Versorgungsspannung länger als bei einer hohen Versorgungsspannung (vgl. A[X.]. [0032] der Streitpatentschrift). Auf diesen Anteil hat der Benutzer der Schaltung keinen Einfluss.

Der zweite Anteil ist ein programmierbarer Anteil (Programmable delay 304), auf den der Benutzer der Schaltung somit durch die Programmierung einen Einfluss hat. Er wird so gewählt, dass die Gesamtverzögerung ([X.] 302) einen konstanten Wert hat, nämlich t4-t2. Dieser Wert ist strenggenommen keine Konstante, sondern u.a. vom Aufbau der [X.]eicherzellen und von deren Versorgungsspannung abhängig.

Würde das erste Signal die [X.] (214) erst erreichen, wenn auch das zweite Signal die [X.] (212) erreicht (siehe „[X.] in [X.]. 3), so wäre zwar auch eine Anpassung des Zeitpunkts der Aktivierung des [X.]s möglich, so sicher in den in [X.]ur 3 gezeigten ersten beiden Fällen mit einer Versorgungsspannung V[X.]_L1 und V[X.]_L2, doch nicht mehr in Fällen, bei denen die Versorgungsspannung des Logikteils V[X.]_L3 oder kleiner ist (vgl. A[X.]. [0032] der [X.]). Das frühere Ankommen des ersten Signals bereits zum Zeitpunkt t2 vor dem Ankommen des zweiten Signals ermöglicht es somit, dass die Gesamtverzögerung auch für sehr niedrige Versorgungsspannungswerte des Logikteils noch an die durch den [X.]eicherteil und dessen Versorgungsspannung vorgegebene Verzögerung angepasst werden kann (siehe den Fall V[X.]_L3 312 in [X.]. 3). Es wird somit der [X.]annungsbereich, in dem der Zeitpunkt der Aktivierung des [X.]s angepasst werden kann, durch das frühere Ankommen des ersten Signals an der [X.] gegenüber einem gleichzeitigen Ankommen beider Signale erweitert. Diese Erweiterung wird durch eine Verringerung der Lesegeschwindigkeit bei hohen [X.]annungen, für die eine Anpassung auch bei gleichzeitigem Ankommen beider Signale möglich gewesen wäre, erkauft.

Allerdings gibt Anspruch 1 gemäß seinem Wortlaut nicht an, dass das erste Signal die [X.] tatsächlich erreicht, bevor das zweite Signal die [X.] erreicht, denn die Zeitsteuerschaltung („timing circuit“) wird lediglich durch ihren Namen und das Merkmal, dass sie dazu ausgelegt ist, ein erstes und ein zweites Signal zu erzeugen, charakterisiert (Merkmal 1.4). Dies beinhaltet nicht, dass das erste Signal vor dem zweiten Signal erzeugt wird, sondern beinhaltet letztendlich nur, dass zwei Signale erzeugt werden, die im zeitlichen Zusammenhang miteinander stehen, also zeitlich nicht unabhängig sind.

Auch wird im Merkmal 1.7 nicht beansprucht, dass das erste Signal die [X.] erreicht, bevor das zweite Signal die [X.] erreicht. Sondern es wird lediglich beansprucht, dass die [X.] in der Lage ist („is operative“), mit dieser Situation umzugehen.

4. Der hier zuständige Fachmann ist als berufserfahrener Ingenieur der Elektrotechnik oder hardwareorientierter Informatiker mit Fachhochschul- oder Hochschula[X.]chluss und guten Kenntnissen auf dem Gebiet der Konstruktion und Funktionsweise von Halbleiterspeichern zur Informationsspeicherung zu definieren, der mit der Entwicklung von [X.]-[X.]eichervorrichtungen betraut ist.

Als Signaleingang für die Zeitsignale wird ein [X.] verwendet, das eines seiner Signale von einem [X.] erhält, das als Ausgang eines Blockdecoders wirkt. Dieser Blockdecoder ist üblicherweise sel[X.]t getaktet, so dass an seinem Ausgang ein Taktsignal zur Verfügung steht. Druckschrift [X.] gibt aber an, dass an Stelle des Blockdecoders auch ein Taktsignal zur Ansteuerung verwendet werden kann (vgl. [X.], rechte [X.]., 2. A[X.].: „[X.], [X.]. [X.], and goes through the wordline driver, [X.], and bitline to the input of the sense amps. [X.] starts from the local block select or some clock phase, and goes through a buffer chain to generate the sense clock.“).

Nach dem [X.] geht das Signal zu einer Verzweigung, wo zwei Signale entstehen, ein erstes, das in der [X.]. 10 rechts abzweigt und unverzögert bleibt und ein zweites, das durch zwei Inverter ([X.], [X.]) verzögert wird. Diese Abzweigung mit den zwei Invertern ([X.], [X.]) und das [X.] vor der Abzweigung stellen eine [X.] dar, die ein erstes und ein zweites Signal generiert, wobei das erste Signal vor dem zweiten Signal aktiviert wird. Das [X.] zeigt in [X.]. 2 als [X.] (232) eine aus 4 Invertern bestehende Schaltung, bei der nach zwei Invertern das erste Signal abgezweigt wird, während genau wie in Druckschrift [X.] das zweite Signal durch zwei weitere Inverter verzögert wird. Die Funktionsweise der [X.] in Druckschrift [X.] ist somit identisch zum Ausführungsbeispiel des Streitpatents.

Das zweite Signal läuft in Druckschrift [X.] zu einer mit „[X.]“ und als „Wordline driver“, also [X.], bezeichneten Schaltung. Ein Beispiel, wie diese Schaltung ausgebildet sein kann, zeigt die im Folgenden wiedergegebene [X.]. 9. Diese [X.]ur zeigt eine aus drei Bestandteilen bestehende Schaltung. Einem linken Teil, der aus fünf Transistoren besteht, einem mittleren Teil, der aus drei Transistoren und einem Inverter besteht und einem rechten Teil, der mit „Replica column“ bezeichnet ist und nicht zur Schaltung „[X.]“ gehört (siehe hierzu [X.]. 10).

Das erste, unverzögerte Signal läuft in [X.]. 10 der Druckschrift 6 zur [X.], und dort über einen immer ausgewählten - das [X.] (g[X.]) ist fest mit der Versorgungsspannung verbunden - [X.] zur [X.], die eine Verzögerungsschaltung aktiviert, welche in der hier wiedergegebenen [X.]. 8 dargestellt ist.

Zur Verzögerung wird eine Dummy-[X.] („[X.]“) entladen, an die auch Dummyspeicherzellen („dummy cell“) angeschlossen sind. Da die Verhältnisse für diese [X.] die gleichen sind wie auch bei allen anderen [X.]en, kann mit dieser [X.] gemessen werden, wie sich die einzelnen Bauteile bei unterschiedlichen Bedingungen verhalten und welche Zeiten sich für die Entladung der [X.]en ergeben. Da der [X.] nur einen Bruchteil der Betrie[X.]spannung als Signal benötigt, wird auch nur ein Bruchteil der Entladung für eine Erkennung des [X.]eicherinhaltes benötigt. Dieser Bruchteil muss für die „[X.]“ ([X.]) und die nachfolgende Logikschaltung eingestellt werden. Während dies im ersten Beispiel (capacitance ratioing) dadurch geschieht, dass die Replica [X.] gegenüber den anderen [X.]en verkürzt wird, so dass nur eine Teilbitleitung entladen werden muss (vgl. S. 1210, linke [X.].: „[X.] replica delay stage is made up of a [X.] connected to a dummy bitline whose capacitance is set to be a fraction of the main bitline capacitance.“), geschieht dies im zweiten Beispiel mit einer kompletten [X.], die aber mit Hilfe mehrerer als Stromquellen wirkender Dummyspeicherzellen entladen wird (siehe [X.]. 8 i.V.m. S. 1213, linke [X.]. 2. A[X.].: „An extra row and column containing replica [X.]s can be used to provide local resetting timing information for the wordline drivers. [X.] extra row contains [X.]s whose pMOS devices are eliminated to act as current sources, with currents equal to that of an accessed [X.] ([X.]. 8). [X.], and they simultaneously discharge the replica bitline. This enables a multiple of [X.] current to discharge the replica bitline. [X.] current sources are activated by the replica wordline, which is turned on during each access of the block. [X.] replica bitline is identical in structure to the main bitlines, with dummy [X.]s providing the same amount of drain parasitic loading as the regular cells. [X.], the replica [X.] rate can be made to be n times that of the main [X.] rate, [X.] [X.] earlier.”).

Wie viele dieser Stromquellen wirken, kann programmiert werden („programmable current sources”), so dass die Entladungszeit und damit auch die Verzögerungszeit programmiert werden können.

Diese Programmiermöglichkeit ist identisch zur Programmiermöglichkeit des Ausführungsbeispiels aus [X.]. 2 des Streitpatents. Auch dort wird eine [X.] (D[X.]) mit Hilfe von Stromquellen entladen. Diese Stromquellen sind wie die Stromquellen in [X.]. 8 der Druckschrift [X.] ausgebildet, d.h. es gibt jeweils einen mit der [X.] (D[X.] im [X.] bzw. [X.] in der Druckschrift [X.]) verbundenen ersten Transistor (oben in [X.]. 2 der Streitpatentschrift bzw. unten in [X.]. 8 der Druckschrift [X.]), der von dem ersten Signal (direkt in [X.]. 2 des Streitpatents bzw. von der durch das erste Signal getriebenen Replikawortleitung) angesteuert wird, und einen mit dem Erdpotential verbundenen, mit dem ersten Transistor in Reihe geschalteten zweiten Transistor (unten in [X.]. 2 der Streitpatentschrift bzw. oben in [X.]. 8 der Druckschrift [X.]), der zur Programmierung mit einer Leitung von außen angesteuert wird (siehe jeweils die nach unten führenden Leitungen).

Die [X.] ist zudem sowohl in der Druckschrift [X.] als auch in [X.]. 2 des Streitpatents mit einer Logikschaltung verbunden, die in Druckschrift [X.] aus dem Verstärker ([X.]) und den nachfolgenden Invertern ([X.], [X.]) gebildet wird und an ihrem Ausgang das [X.]aktivierungssignal ausgibt. Das Streitpatent offenbart nicht, wie die in ihm verwendete, ebenfalls als Eingang mit der [X.] (D[X.]) verbundene und an ihrem Ausgang das [X.] ausgebende Logikschaltung ([X.]) aufgebaut ist.

Druckschrift [X.] beschreibt zwei Rückkopplungen der [X.] auf den Signalverlauf. Die erste erfolgt aus der Logikschaltung nach dem Verstärker ([X.]) auf das am Eingang liegende [X.] zurück und deaktiviert auf diesem Weg das Eingangssignal.

Die zweite Rückkopplung ist wiederum aus [X.]. 9 ersichtlich. Sie verläuft von der [X.] über den Transistor (M) einer Dummyspeicherzelle zum Verstärker ([X.]) des [X.]s und zum zusätzlichen Transistor der [X.]. Ihr Sinn ist es, die [X.] und den [X.] zu deaktivieren (vgl. S. 1213, rechte [X.].: „[X.] local wordline drivers are skewed to speed up the rising transition, and they are reset by the replica bitline as shown in [X.]. 9. [X.] replica bitline signal is forwarded into the wordline driver through the dummy cell access transistor M . [X.] in the activated row since the access transistor of the dummy cell is controlled by the row wordline [X.], [X.] extra loading of on the replica bitline.“).

Auch die in [X.]. 2 des Streitpatents offenbarte Ausführungsform der Erfindung besitzt eine Rückkopplung (245), die von der [X.] (D[X.]) zur [X.] (212) führt und diese deaktiviert.

5.1. Im Einzelnen offenbart Druckschrift [X.] in Übereinstimmung mit dem Wortlaut des erteilten Anspruchs 1

1. eine Vorrichtung (siehe [X.]. 8 bis 10), die Folgendes aufweist:

1.1. eine Bitzelle (siehe die [X.] in [X.]. 8 und 10 ), die an eine erste [X.], eine zweite [X.] ([X.] in [X.]. 8) und,

1.2. eine Wortleitung ([X.]), die auf einen [X.] (Treiberteil in [X.]. 9) anspricht, gekoppelt ist;

1.3. einen [X.] (sense amps in [X.]. 10), der an die erste [X.] und an die zweite [X.] ([X.]) gekoppelt ist;

1.4. eine [X.] bzw. Timingschaltung ([X.] und Inverter [X.] und [X.] in [X.]. 10), die konfiguriert ist, um ein erstes Signal (rechts abzweigende Leitung zur Schaltung [X.]) und ein zweites Signal ([X.] auf der Leitung nach Inverter [X.] in [X.]. 10) zu generieren;

1.5. eine [X.] (Schaltung [X.], mit Replicawortleitung f[X.], [X.] mit [X.], [X.], Inverter [X.], [X.], [X.] in [X.]. 10), die konfiguriert ist, um ein [X.]aktivierungssignal (Signal „sense“ nach dem Inverter [X.] in [X.]. 10) an den [X.] ([X.]) in Reaktion auf das Empfangen des ersten Signals (Signal auf nach dem [X.] rechts abzweigender Leitung in [X.]. 10) zu liefern; und

1.6. eine [X.] (linker Schaltungsteil [X.] in [X.]. 9), die konfiguriert ist ein [X.] (Ausgangssignal der [X.] auf der Leitung oberhalb der unteren beiden Transistoren im linken Schaltungsteil [X.] der [X.]. 9) an den [X.] (mittlerer Teil [X.] der Schaltung in [X.]. 9) in Reaktion auf das Empfangen des zweiten Signals ([X.]) zu liefern;

1.7. wobei die [X.] betreibbar ist zum Empfangen des ersten Signals (Signal auf rechts abzweigender Leitung), bevor die [X.] (linker Teil [X.] in [X.]. 9) das zweite Signal ([X.]) empfängt (Die [X.] wird so betrieben, was zeigt, dass sie auch so betreibbar ist) und programmierbar ist (siehe die programmierbaren Stromquellen in [X.]. 8), um eine Verzögerung des [X.]aktivierungssignals (sense in [X.]. 10) anzupassen bzw. einzustellen (vgl. den A[X.]chnitt „[X.]“ und [X.], rechte [X.]., 2. A[X.].: „[X.], [X.]. [X.], and goes through the wordline driver, [X.], and bitline to the input of the sense amps. [X.] starts from the local block select or some clock phase, and goes through a buffer chain to generate the sense clock.”).

Da der Gegenstand des erteilten Anspruchs 1 und damit nach dem geltenden Hauptantrag keine weiteren Merkmale aufweist, ist er demnach nicht neu (Art. 54 EPÜ) und damit nicht patentfähig (Art. 52 A[X.]. 1 EPÜ)

5.2. Anspruch 1 des [X.] unterscheidet sich in drei Punkten vom erteilten Anspruch 1. Der erste Unterschied betrifft das Merkmal 1.4, das durch folgende Merkmale ersetzt ist:

1.4’. [X.] (232) configured to generate a first signal (101, 201) and a second signal (103, 203) in response to an input signal (231),

1.4.1. wherein the input signal (231) is a clock signal;

1.4.2. and wherein the first signal is activated prior to the second signal.

Auf [X.] bedeutet dies, dass die [X.] bzw. Timingschaltung, die konfiguriert ist, um ein erstes Signal und ein zweites Signal zu generieren, auf ein Eingangssignal anspricht, das ein Taktsignal ist und dass das erste Signal vor dem zweiten Signal erzeugt wird. Letzteres ist, wie bereits mehrfach ausgeführt, bei der in [X.]. 10 der Druckschrift [X.] gezeigten Schaltung der Fall, denn das zweite Signal ([X.]) wird gegenüber dem ersten Signal durch die beiden Inverter ([X.] und [X.]) verzögert.

Das Eingangssignal in [X.]. 10 stammt von einem Blockdecoder. Dieser Blockdecoder ist üblicherweise sel[X.]t getaktet, weshalb sein Ausgang auch ein Taktsignal darstellt, so dass es eines separaten Taktsignals nicht bedarf. Jedoch gibt Druckschrift [X.] als Alternative auch ein Taktsignal an (vgl. den bereits zitierten A[X.]chnitt auf [X.], rechte [X.]., 2. A[X.].: „[X.]“ oder siehe [X.]. 1b). Damit ist auch dieses Merkmal in Druckschrift 6 bereits offenbart.

Der zweite Unterschied besteht im Merkmal

1.7.1. whereby the first signal initiates the operation of the loop circuit (114, 214) before the second signal initiates the generation of the wordline enable signal,

das auf [X.] übersetzt aussagt, dass die [X.] aktiviert wird, bevor das [X.] aktiviert wird. Dies ist, wie bereits mehrfach dargestellt, bei der Schaltung aus [X.]. 10 der Druckschrift [X.] der Fall, da das zweite Signal ([X.]) durch die zwei Inverter ([X.], [X.]) gegenüber dem ersten Signal verzögert wird.

Der dritte Unterschied besteht im Merkmal

1.7.3. whereby the sense amplifier enable signal experiences an increased delay responding to the first signal as the supply voltage of a logic circuit portion of the loop circuit decreases in [X.] applications,

das auf [X.] aussagt, dass das [X.]aktivierungssignal eine erhöhte Verzögerung in Antwort auf das erste Signal hin erfährt, wenn die Versorgungsspannung des logischen Schaltungsteils in [X.] verringert ist. Dieses Merkmal ist zunächst auslegungsbedürftig, denn das Streitpatent zeigt in [X.]. 3 deutlich, dass es gerade der Sinn der Anmeldung ist, dass die Verzögerung des ersten Signals, bis es die [X.] als [X.]aktivierungssignal wieder verlässt, unabhängig von der Versorgungsspannung des logischen Schaltungsteils sein soll. Mit einer niedrigeren Versorgungsspannung verlängert sich jedoch die dort mit „Supply voltage-dependent delay“ bezeichnete Verzögerung (306) auf Grund der längeren Laufzeiten der Signale in den [X.] bei niedrigeren Betrie[X.]spannungen. Mit der Verzögerung im Merkmal 1.7.3. muss demnach diese Verzögerung gemeint sein.

Dieses Merkmal ist damit aber auch bei der Schaltung in Druckschrift [X.] bereits gegeben, denn es handelt sich bei ihm um eine physikalische Gesetzmäßigkeit, die folglich auch für die Schaltung [X.] gilt.

Insgesamt weist damit die Schaltung aus Druckschrift [X.] alle Merkmale des Anspruchs 1 nach Hilfsantrag 1 auf, weshalb der Gegenstand des Anspruchs 1 nach Hilfsantrag 1 ebenfalls nicht neu (Art. 54 EPÜ) und damit auch nicht patentfähig ist (Art. 52 A[X.]. 1 EPÜ).

5.3. Anspruch 1 des [X.]a unterscheidet sich vom Anspruch 1 des [X.] dadurch, dass mit den neuen Merkmalen 1.7.3.‘‘ und 1.7.4. versucht wird, das auslegungsbedürftige Merkmal 1.7.3. zu verdeutlichen.

Inhaltlich ist somit Anspruch 1 des [X.]a gegenüber Anspruch 1 des [X.] unverändert, sofern man von der im Vorhergehenden dargestellten Auslegung des Merkmals 1.7.3. ausgeht. Damit ist der Gegenstand des Anspruchs 1 des [X.]a genau wie der Gegenstand des Anspruchs 1 des [X.] zu beurteilen, d.h. er ist nicht neu (Art. 54 EPÜ) und damit nicht patentfähig (Art. 52 A[X.]. 1 EPÜ).

5.4. Anspruch 1 des [X.] 2 und Anspruch 1 des [X.] 2a enthalten zusätzlich zu den Merkmalen des Anspruchs 1 des [X.] bzw. des Anspruchs 1 des [X.]a das weitere Merkmal

Das Lehrbuch [X.] offenbart ebenfalls eine Aufteilung eines [X.]-Chips in zwei [X.]annungsdomänen mit unterschiedlichen Versorgungsspannungen (siehe [X.]. 6.7 auf [X.] und [X.]. 6.8 auf S. 137).

Die Aufteilung ist dabei in der hier wiedergegebenen [X.]. 6.8 (b) ähnlich wie im Streitpatent durchgeführt. Die [X.]eicherzellen ([X.]) und die [X.] (siehe die Inverter) befinden sich in einer [X.]eicherspannungsdomäne, die mit einer [X.]annung V_DD[X.] betrieben wird, während sich die [X.] in einer [X.]sdomäne befinden, die mit V_DD betrieben wird.

Auch Druckschrift [X.] gibt den Grund für die Aufteilung in zwei Domänen damit an, dass der [X.]eicherteil bei einer zu geringen [X.]annung nicht mehr zuverlässig arbeitet (vgl. S. 134, A[X.]chnitt 6.3: „As mentioned in the introduction, some circuits may limit operation at low V . [X.], usually implemented with six transistor [X.] cells. In future devices, it is expected that memory, and [X.] in particular, will dominate IC area [13]. [X.], [X.] has diminishing read stability [14] as manufacturing processes are scaled down in size and transistor level variations increase [15]. Lower V profoundly reduces [X.] read stability, making it a primary limiting circuit when applying DVS.”).

Druckschrift [X.] beschreibt bereits den Betrieb des [X.]eichers bei unterschiedlichen [X.]annungen (vgl. das A[X.]tract: „…Both the RAM’s were measured to operate over a wide range of supply voltages, [X.] dissipating 3.6 mW at 150 MHz at 1 V and 5.2 µW at 980 kHz at 0.4 V.), wobei der Betrieb bei einer niedrigeren [X.]annung zu einem geringeren Energieverbrauch führt. Den Energieverbrauch möglichst gering zu halten ist das [X.]ma des Artikels (vgl. den Titel: „[X.] in Low-Power [X.]’s” und den ersten A[X.]. des A[X.]chnitts „1. Introduction“: „[X.] [1]–[3]. [X.] same trend has also applied to low-power [X.]’s in the past few years [4]–[6].

While the supply voltages are scaling down at a rapid rate, to control subthreshold leakage, [X.] fast, which has resulted in a corresponding reduction of the gate overdrive for the transistors. …“).

Ausgehend von der A[X.]icht des Fachmanns, möglichst wenig Energie zu verbrauchen, wird der Fachmann somit die Betrie[X.]spannung der in der Druckschrift [X.] offenbarten Schaltung immer weiter a[X.]enken. Wie er aus den Druckschriften [X.] und [X.] erfährt und letztendlich auch in Druckschrift [X.] bereits offenbart, ist dies bei den [X.]eicherzellen nur in einem sehr beschränkten Umfang möglich, da sie ansonsten ihre Zuverlässigkeit verlieren. Die Druckschriften [X.] und [X.] zeigen nun einen Weg auf, mit dem der Energieverbrauch der Schaltung weiter verringert werden kann, nämlich indem die Schaltung in zwei Domänen, eine [X.]eicherspannungsdomäne und eine [X.]sdomäne aufgeteilt wird, wobei die [X.]sdomäne mit einer geringeren [X.]annung betrieben wird als die [X.]eicherspannungsdomäne. Auf diese Weise kann die [X.]annung der [X.]sdomäne weiter abgesenkt werden, so dass zumindest in ihr nochmals weniger Energie verbraucht wird. Der Fachmann wird diese Lehre auch auf die Schaltung in Druckschrift [X.] übertragen und sie auch dort in eine [X.]sdomäne und eine [X.]eicherspannungsdomäne aufteilen und die Betrie[X.]spannung der [X.]sdomäne weiter a[X.]enken als dies für die Bitzellen und damit die [X.]eicherspannungsdomäne für einen zuverlässigen Betrieb möglich ist. So kommt er in naheliegender Weise zu einer Vorrichtung, bei der eine Aufteilung gemäß Merkmal 1.8 erfolgt und zusätzlich die [X.]eicherspannungsdomäne bei einer anderen [X.]annung betrieben wird als die [X.]sdomäne.

5.5. Anspruch 1 des [X.] 3 geht vom erteilten Anspruch 1 aus. Bei ihm wird zusätzlich mit dem Merkmal

1.9. and wherein the loop circuit (114, 214) is further configured to provide a disable signal (245) to the wordline enable circuit to disable the wordline enable signal,

beansprucht, dass die [X.] so konfiguriert ist, dass sie der [X.] ein [X.] zur Verfügung stellt, um das [X.] zu deaktivieren. Auch in Druckschrift [X.] stellt die [X.] der [X.] ein solches Signal zur Verfügung. Wie bereits ausgeführt, ist dieses Signal in der [X.]. 9 ersichtlich. Es ist das Signal, das von der [X.] über den Transistor (M), der noch zur [X.] gehört, zum oberen rechten Transistor des erweiterten [X.]s, also des linken Teils ([X.]) der in [X.]. 9 gezeigten Schaltung verläuft. Wie bereits ausgeführt, deaktiviert dieses Signal die Schaltung. Damit weist die Schaltung aus Druckschrift [X.] alle Merkmale des Anspruchs 1 des [X.] 3 auf, weswegen der Gegenstand des Anspruchs 1 des [X.] 3 ebenfalls nicht neu (Art. 54 EPÜ) und damit nicht patentfähig ist (Art. 52 A[X.]. 1 EPÜ).

5.6. Da Anspruch 1 des [X.] 4 sowohl die Merkmale des Anspruchs 1 des [X.] als auch das neue Merkmal 1.9. des [X.] 3 enthält und das Merkmal 1.9. in Druckschrift [X.], wie gerade gezeigt, bereits gegeben ist, ist der Gegenstand dieses Anspruchs wie Anspruch 1 des [X.] zu beurteilen. Das heißt, sein Gegenstand ist ebenfalls nicht neu (Art. 54 EPÜ) und damit nicht patentfähig (Art. 52 A[X.]. 1 EPÜ).

5.7. Im Anspruch 1 des [X.] 5 sind ausgehend vom Anspruch 1 des [X.] zwei Änderungen erfolgt. Die erste Änderung ist die Angabe, dass eine Vorrichtung beansprucht wird, die verschiedene Betrie[X.]spannungen hat („having various supply voltages“). Dieses Merkmal ist sehr breit, denn es bleibt offen, wie viele Betrie[X.]spannungen sie hat und ob diese gleichzeitig oder nacheinander vorliegen. Einmal davon abgesehen, dass dieses Merkmal ursprünglich nicht in seiner vollen Breite offenbart ist, ist es für die Schaltung in [X.]. 10 der Druckschrift [X.] gegeben, denn diese Schaltung wird nacheinander bei verschiedenen Betrie[X.]spannungen betrieben, so beispielsweise [X.], 0,75 V, 0,5 V, 0,45 V und 0,4 V (siehe [X.]), weshalb dieses zusätzliche Merkmal die Neuheit nicht begründen kann.

Zudem wurden die Merkmale 1.7.1. bis 1.7.3. wie folgt geändert,

1.7.1.’ whereby the first signal initiates the operation of the loop circuit (114, 214) before the second signal initiates the generation of the wordline enable signal, in order to give the sense amplifier a[X.]itional time to adjust for a lower operating voltage,

1.7.2.’ wherein the loop circuit (114, 214) is programmable to maintain a su[X.]tantially constant delay between activation of a wordline signal by the wordline driver (138, 238) and activation of the sense amplifier enable signal (105, 205),

1.7.3.’ and wherein the su[X.]tantially constant delay is su[X.]tantially independent of a supply voltage of a logic domain,

so dass nun beansprucht wird (Merkmal 1.7.1.‘), dass das erste Signal die [X.] die Arbeit aufnehmen lässt, bevor das zweite Signal ein [X.] erzeugt, um dem [X.] Zeit zu geben, um sich an eine niedrigere Arbeitsspannung anzupassen. Dies ist auch bei der Schaltung in Druckschrift [X.] der Fall, denn dort ist die [X.] wie beim Ausführungsbeispiel in [X.]. 2 des Streitpatents ausgeführt, so dass, wie bereits mehrfach ausgeführt, das erste Signal (Signal auf der rechts abzweigenden Leitung in [X.]. 10) die [X.] (deren Beginn ist der Eingang zur Schaltung [X.] im untersten Block [X.]) die Arbeit aufnehmen lässt, bevor das zweite Signal ([X.]) die Erzeugung eines [X.]s anstößt. Dadurch erhält der [X.], wie beim Ausführungsbeispiel des Streitpatents auch, die Verzögerungszeit von zwei Invertern ([X.], [X.]) mehr Zeit, um die er an eine Arbeitsspannung angepasst werden kann.

Weiter wird beansprucht (Merkmal 1.7.2.‘), dass die [X.] programmierbar ist, um eine im Wesentlichen konstante Verzögerung zwischen der Aktivierung eines Wortleitungssignals durch den [X.] und der Aktivierung des [X.]aktivierungssignals zu erhalten. Letzteres ist das Ziel des Timings der einzelnen Bestandteile in einem [X.], auch im Fall der Druckschrift [X.] (vgl. die bereits zitierte Stelle auf [X.], rechte [X.]., 2. A[X.].).

Jedoch spielt dies letztendlich keine Rolle, denn es wird lediglich beansprucht, dass die [X.] so programmierbar ist, nicht, dass sie so programmiert wird. Eine derartige Programmierbarkeit steht außer Frage, denn es handelt sich bei dem programmierbaren Teil der [X.] in Druckschrift [X.] ([X.] mit programmierbaren [X.]annungsquellen in [X.]. 8) um den gleichen programmierbaren Teil wie im Ausführungsbeispiel der [X.]. 2 des Streitpatents, so dass schon aus diesem Grund davon auszugehen ist, dass der programmierbare Teil der Schaltung aus Druckschrift [X.] dieses Merkmal wie das Ausführungsbeispiel des Streitpatents aufweist.

Zudem wird beansprucht (Merkmal 1.7.3.‘), dass die im Wesentlichen konstante Verzögerung im Wesentlichen unabhängig von einer Versorgungsspannung einer logischen Domäne ist. Dies ist ein Merkmal, das den Anspruch auf Grund seiner Ungenauigkeit in keiner Weise beschränkt. So ist die Verzögerung nur „im Wesentlichen“ konstant. Dies lässt offen, in welchem Umfang die Verzögerung sich dennoch ändern darf. Genauso bleibt offen, inwieweit eine Abhängigkeit von einer Versorgungsspannung bestehen darf, wenn die Verzögerung nur „im Wesentlichen“ unabhängig von einer Versorgungsspannung ist. Weiter wird von der Versorgungsspannung einer logischen Domäne gesprochen. Die logische Domäne ist aber nicht weiter definiert und muss nicht einmal ein Bestandteil der beanspruchten Vorrichtung sein, so dass sich für die meisten denkbaren logischen Domänen die Frage stellt, warum überhaupt eine Abhängigkeit von deren Versorgungsspannung bestehen sollte.

Damit weist die Vorrichtung aus Druckschrift [X.] auch alle Merkmale des Anspruchs 1 des [X.] 5 auf, so dass dessen Gegenstand mangels Neuheit (Art. 54 EPÜ) nicht patentfähig ist (Art. 52 A[X.]. 1 EPÜ).

Doch sel[X.]t für den Fall, dass das in den Hilfsantrag 5 eingefügte neue Merkmal 1.7.3.‘ dahingehend interpretiert würde, dass unter der Versorgungsspannung der logischen Domäne die Versorgungsspannung des Logikteils der Vorrichtung zu verstehen ist, würde das Merkmal zu keinem patentfähigen Gegenstand führen, denn beim Timing des [X.]s ist dem Fachmann bekannt, dass dieser zum „richtigen“ Zeitpunkt eingeschaltet werden muss, also zu einem Zeitpunkt, zu dem der [X.]annungsunterschied zwischen den beiden komplementären [X.]en groß genug ist, damit der [X.] das Signal erkennen kann, aber möglichst klein, um möglichst wenig Energie zu verbrauchen. Dieser Zeitpunkt ist aber nahezu („im Wesentlichen“) unabhängig von der Versorgungsspannung des Logikteils der Schaltung, sondern hängt von der Versorgungsspannung des [X.]eicherteils der Schaltung ab. Damit wird der Fachmann das Timing der [X.]-[X.]eicherschaltung so einstellen, dass das [X.]aktivierungssignal gegenüber dem ersten Signal um einen konstanten Wert verzögert wird, unabhängig davon, mit welcher Versorgungsspannung der Logikteil der Schaltung betrieben wird.

5.8. Anspruch 1 des [X.] 6 fasst nochmals die in den Ansprüchen 1 der vorausgehenden Hilfsanträge 1, 2, 3 und 5 getroffenen Änderungen in einem Anspruch zusammen. Wie die Ausführungen zu deren Ansprüchen 1 zeigen, ist auch der Gegenstand des Anspruchs 1 des [X.] 6 durch die Lehre der Druckschrift [X.] neuheitsschädlich vorweggenommen (Art. 54 EPÜ), so dass er nicht patentfähig ist (Art. 52 EPÜ).

5.9. Beim Anspruch 1 des [X.] 6a sind gegenüber dem Anspruch 1 des [X.] 6 in den Merkmalen 1.7.2.’ und 1.7.3.’ jeweils die Formulierungen “im Wesentlichen” weggelassen, so dass die Merkmale jetzt die folgende Formulierung besitzen:

1.7.2.

1.7.3.

Das Merkmal 1.7.3.

Auch für das Merkmal 1.7.2.

Dabei benötigt der Ausdruck „constant delay“ im Merkmal 1.7.2.

Die Kostenentscheidung beruht auf § 84 A[X.]. 2 Satz 1 und Satz 2 Hal[X.]atz 1 [X.] i. V. m. § 91 A[X.]. 1 Satz 1 ZPO.

Die Entscheidung über die vorläufige Vollstreckbarkeit beruht auf § 99 A[X.]. 1 [X.] i. V. m. § 709 Satz 1 und Satz 2 ZPO.