Bundesgerichtshof, Urteil vom 16.03.2023, Az. X ZR 26/21

Die Beklagte ist Inhaberin des mit Wirkung für die [X.] erteilten [X.] Patents 2 460 270 (Streitpatents), das am 28. Juli 2010 unter Inanspruchnahme zweier [X.] Prioritäten vom 28. Juli und vom 20. November 2009 angemeldet worden ist und einen Schalter betrifft.

Patentanspruch 1, auf den weitere zehn Patentansprüche zurückbezogen sind, lautet in der [X.]:

Patentanspruch 12, auf den drei weitere Patentansprüche zurückbezogen sind, schützt eine Vorrichtung mit einem Modul mit mehreren Schaltern, welche jeweils eine Vorrichtung nach Anspruch 1 enthalten. Schließlich stellt Patentanspruch 16, auf den zwei weitere Patentansprüche zurückbezogen sind, ein Verfahren zum Schalten eines Signals mit einer Vorrichtung nach Patentanspruch 1 unter Schutz.

Die Klägerinnen haben geltend gemacht, der Gegenstand des Streitpatents sei nicht patentfähig. Die Beklagte hat das Streitpatent wie erteilt verteidigt.

Das Patentgericht hat die Klage abgewiesen. Dagegen wendet sich die Klägerin zu 1 mit der Berufung, mit der sie weiterhin die vollständige Nichtigerklärung des Streitpatents begehrt. Die Beklagte tritt dem Rechtsmittel entgegen.

Die zulässige [X.]erufung der [X.]lägerin zu 1 hat keinen Erfolg.

I. Das Streitpatent betrifft einen Schalter mit einer Vielzahl von Transistoren, die in einer gestapelten [X.]onfiguration gekoppelt und angeordnet sind.

1. Nach der [X.]eschreibung des Streitpatents kann ein solcher Schalter ein Eingangssignal an einem Source- oder [X.] und ein Steuersignal an einem [X.]-[X.]nschluss empfangen. Sei der Schalter durch das Steuersignal eingeschaltet, werde das Eingangssignal an einen anderen Source- oder [X.] weitergeleitet. Werde der Schalter ausgeschaltet, werde das Signal blockiert ([X.]bs. 2).

Die Leistung eines solchen Schalters könne durch parasitäre [X.]apazitäten beeinträchtigt werden. Wie die Streitpatentschrift am [X.]eispiel eines Schalters mit einem [X.], der schematisch in der Figur 3[X.] gezeigt ist, erläutert, kann dies dazu führen, dass bei eingeschaltetem Transistor ein Teil des Eingangssignals V_IN einen Leckpfad über eine parasitäre [X.]-zu-Source-[X.]apazität (C_GS) und eine parasitäre [X.]-zu-[X.]-[X.]apazität (C_GD) durchläuft ([X.]bs. 19).

Insbesondere bei [X.] könne der dadurch bewirkte [X.] erheblich sein ([X.]bs. 19). Dem könne dadurch begegnet werden, dass zwischen dem [X.] und der Quelle des [X.] ein Widerstand (resistor, R) mit einem hohen Widerstandswert eingefügt werde, der zum [X.]eispiel im kΩ-[X.]ereich liege. Hierdurch könne das [X.] des Transistors zu einem sogenannten Floating [X.] werden und der [X.] erheblich reduziert werden. Der Widerstand R könne als [X.] bezeichnet werden ([X.]bs. 20).

Ein [X.]eispiel für eine solche [X.]nordnung zeigt Figur 3[X.].

Ferner könne die Zuverlässigkeit eines Transistors dadurch beeinträchtigt werden, dass bei ausgeschaltetem Transistor die [X.]-zu-Source-Spannung (V_GS), die vom Signalhub des V_IN-Signals abhängig sei, die Durchbruchsspannung des Transistors übersteige ([X.]bs. 21). Dem könne durch eine gestapelte [X.]nordnung mehrerer Transistoren begegnet werden. Eine entsprechende [X.]nordnung ist beispielhaft in Figur 4 gezeigt.

Hier sind mehrere Transistoren 410a bis 410k in einer gestapelten [X.]onfiguration gekoppelt, wobei [X.] eine ganze Zahl >1 ist. [X.]ei jedem Transistor - mit [X.]usnahme des ersten und des letzten - ist die Source mit dem [X.] des vorhergehenden Transistors gekoppelt.

Ferner ist eine entsprechende [X.]nzahl von Widerständen 420a bis 420k vorgesehen, die jeweils mit dem [X.] eines Transistors und einem [X.]noten [X.] verbunden sind, an dem das Steuersignal V_CONTROL anliegt ([X.]bs. 22).

Sind die Transistoren eingeschaltet, können die Widerstände 420a bis k, wie oben bereits erläutert wurde, den [X.] durch parasitäre [X.]apazitäten verringern, indem sie dem V_IN-Signal einen großen Widerstand in dem Leckpfad durch die C_GS und C_DS-[X.]apazitäten bieten ([X.]bs. 23).

[X.]ei ausgeschalteten Transistoren können die Widerstände 420a bis k dazu beitragen, den Spannungshub (voltage swing) des V_IN-Signals gleichmäßig über die gestapelten Transistoren zu verteilen ([X.]bs. 23).

Wie die Streitpatentschrift erläutert, könne es weitere Vorteile bieten, wenn zwischen dem [X.]noten [X.] und der Quelle des [X.] ein zusätzlicher Widerstand vorgesehen werde ([X.]bs. 27-29). Eine entsprechende [X.]nordnung zeigt Figur 5.

[X.] ist als zusätzlicher [X.] bezeichnet ([X.]bs. 27, [X.]bs. 29).

Schalter mit verbesserter Zuverlässigkeit könnten auch mit P-[X.]anal-MOS (PMOS-)- Transistoren, komplementären Metalloxidhalbleitern ([X.] Transistoren, Übergangstransistoren ([X.]JTs), [X.]ipolar-CMOS ([X.]i[X.] Transistoren, Silizium-Germanium (SiGe)- Transistoren, Gallium [X.]rsenid (Ga[X.]s)- Transistoren usw. implementiert werden ([X.]bs. 31).

2. Vor diesem Hintergrund kann das technische Problem darin gesehen werden, die Zuverlässigkeit eines Schalters mit Transistoren mit vier extern beschaltbaren [X.]nschlüssen zu verbessern.

3. Zur Lösung dieses Problems sieht Patentanspruch 1 eine Vorrichtung vor, deren Merkmale sich wie folgt gliedern lassen:

Eine solche [X.]nordnung zeigt beispielhaft die Figur 6 der Streitpatentschrift, in der das [X.]ezugszeichen für den zusätzlichen Widerstand auf der [X.] richtig 550 (statt 540) lauten muss.

Der Schalter umfasst hier k Widerstände 540a bis 540k, die jeweils zwischen dem [X.]ulk-[X.]noten der Transistoren 510a bis 510k und dem [X.]ulk-[X.]noten [X.] angeordnet sind. Ein zusätzlicher Widerstand 550 ist zwischen dem [X.]noten [X.] und der Quelle der [X.]ulk-Spannung V_[X.]UL[X.] angeordnet. Die Widerstände 540 ([X.]) und 550 sorgen für ein [X.]-Floating des [X.]ulk-[X.]notens der Transistoren 510 ([X.]), was nach der Darstellung in der Streitpatentschrift ähnliche Vorteile habe, wie sie mit den Widerständen 520 ([X.]) und 530 auf der [X.]eite erzielt werden ([X.]bs. 30).

Patentanspruch 12 betrifft eine Vorrichtung, in der mehrere Schalter gemäß Patentanspruch 1 verwendet werden, Patentanspruch 16 ein Verfahren zum Signalschalten mit einer Vorrichtung nach Patentanspruch 1. Die Gegenstände dieser [X.]nsprüche werden mithin durch dieselben Merkmale geprägt wie Patentanspruch 1 und unterliegen derselben [X.]eurteilung.

4. Die Figuren der Streitpatentschrift beziehen sich auf [X.]en. Der [X.]nspruch ist jedoch nicht auf diesen Typ von Transistoren beschränkt. [X.]us Merkmal 1.4 ergibt sich, dass es sich um Transistoren mit vier extern beschaltbaren [X.]nschlüssen (Source, [X.], [X.] und [X.]ulk) handeln muss.

Patentanspruch 1 sind keine näheren Vorgaben zur [X.]rt des Eingangs- und [X.]usgangssignals zu entnehmen. Nach der [X.]eschreibung kann es sich dabei um Hochfrequenz-Signale handeln.

[X.]uch hinsichtlich des Werts der [X.]ulk-Spannung und der verschiedenen Widerstände oder deren Verhältnis zueinander lassen sich Patentanspruch 1 keine Vorgaben entnehmen.

II. Das Patentgericht hat seine Entscheidung im Wesentlichen wie folgt begründet:

Der Gegenstand von Patentanspruch 1 sei patentfähig. Er werde durch den [X.]eitrag "Design and [X.]nalysis of Transmit/Receive Switch in [X.]" (Poh/[X.], [X.], 2007, S. 458-466, N[X.]D1) nicht vorweggenommen. N[X.]D1 offenbare einen Schalter mit einer Vielzahl von [X.] mit vier externen [X.]nschlüssen. Sowohl am [X.]- wie auch am [X.]ulk-[X.]nschluss seien Widerstände vorgesehen. Dabei handele es sich jeweils um individuelle Widerstände. Ein zusätzlicher Widerstand, der mit der Vielzahl von Widerständen auf der [X.]- oder der [X.] verbunden wäre, sei in N[X.]D1 nicht gezeigt.

Der Gegenstand von Patentanspruch 1 habe für den Fachmann, einen Diplom-Ingenieur mit Hochschulabschluss im Fachgebiet der Elektrotechnik und mit Schwerpunkt auf Schaltungstechnik, der über mehrjährige, praktische Erfahrung in der Entwicklung von [X.] verfüge, ausgehend von der [X.] [X.]nmeldung 2004/0051395 (N[X.]EP1) nicht nahegelegen. N[X.]EP1 offenbare einen Schalter mit einer Vielzahl von Transistoren. [X.]ei diesen handele es sich um [X.] ([X.]), die drei beschaltbare [X.]nschlüsse, jedoch keinen [X.]ulk-[X.]nschluss aufwiesen. [X.]n den [X.]-[X.]nschlüssen der Transistoren sei eine Widerstandsordnung mit einer Reihenschaltung einer Vielzahl von Widerständen und eines zusätzlichen Widerstands vorgesehen. Merkmale 1.4 und 1.5 seien danach nicht offenbart.

Da dem Fachmann bekannt sei, dass das in N[X.]EP1 angesprochene Problem von Leckströmen bei [X.] mit vier [X.]nschlüssen nicht auftrete, habe er [X.]nlass, anstelle von Transistoren, die nur drei [X.]nschlüsse aufweisen, Transistoren zu verwenden, die darüber hinaus einen [X.]ulk-[X.]nschluss aufweisen.

[X.]us N[X.]EP1 ergebe sich jedoch keine [X.]nregung, wie diese [X.]nschlüsse zu verschalten seien. [X.]uch aus dem Fachbuch "[X.]" ([X.]/[X.], 12. [X.]uflage 2002, N[X.]7) ergäben sich diesbezüglich keine Hinweise. Der Fachmann werde auch nicht ohne weiteres für die [X.]ulk-[X.]nschlüsse die gleiche [X.]nordnung vorsehen wie für die [X.]-[X.]nschlüsse, denn ihm sei bewusst, dass bei [X.] mit vier externen [X.]nschlüssen die [X.]- und die [X.] einen unterschiedlichen [X.]ufbau hätten. [X.]us N[X.]D1 ergebe sich ebenfalls keine [X.]nregung in diese Richtung. Dieser Schrift sei zu entnehmen, dass die individuellen Widerstände auf der [X.]- und der [X.] unterschiedliche Wirkungen hätten. [X.]uch werde ein zusätzlicher, gemeinsamer Widerstand in der N[X.]D1 nicht erwähnt. Der Fachmann werde einen solchen Widerstand nicht in Erwägung ziehen, weil er wisse, dass bei [X.] Leckströme keine Rolle spielten und ein zusätzlicher Widerstand keinen zusätzlichen Nutzen bringe. [X.]us dem [X.]eitrag "[X.] High Power CMOS Switch Using Substrate [X.]ody Switching in Multistack Structure" ([X.]hn et al.; [X.] 2007, [X.]-684, N[X.]D2) ergebe sich keine weitergehende [X.]nregung. Dort seien an der [X.] individuelle Widerstände vorgesehen, die über einen Schalter gezielt für einen einzelnen Transistor kurzgeschlossen werden könnten. Dies sei nicht möglich, wenn ein zusätzlicher Widerstand vorgesehen werde. [X.]us dem weiter vorgelegten Stand der Technik ergebe sich ebenfalls keine entsprechende [X.]nregung.

III. Diese [X.]eurteilung hält der Überprüfung im [X.]erufungsrechtszug stand.

1. Der Gegenstand von Patentanspruch 1 ist, wie die [X.]erufung nicht in Zweifel zieht, neu. Er wird weder durch N[X.]D1 noch durch N[X.]EP1 vollständig vorweggenommen.

a) N[X.]D1 befasst sich mit dem Design und der [X.]nalyse eines [X.] ([X.] transmit/receive switch) in komplementären [X.] (complementary metal oxide semiconductor, CMOS).

aa) Unter [X.]ezugnahme auf [X.]bbildung 3 erläutert N[X.]D1, die Leistungsfähigkeit (performance) eines Schalters könne durch zwei Schaltkreistechniken, die Reihenschaltung von Transistoren und eine Erhöhung des [X.]ody-Widerstands, verbessert werden (S. 459).

Die Reihenschaltung von Transistoren diene der Erhöhung der [X.]elastbarkeit des Schalters. Ein Nachteil dieser Technik liege jedoch darin, dass die Einfügedämpfung wesentlich erhöht werde ([X.] linke Spalte).

Wie N[X.]D1 ausführt, sei bereits als vorteilhaft bekannt gewesen, Widerstände an den [X.]-[X.]nschlüssen vorzusehen ([X.] linke Spalte). N[X.]D1 schlägt - weitergehend - die Einführung von Widerständen auch am [X.]ody-[X.]ontakt - im Streitpatent als [X.]ulk-[X.]noten bezeichnet - vor. In Figur 5 der N[X.]D1 sind entsprechend die [X.]-[X.]noten und die [X.]ody-[X.]noten als "floating gate nodes" bzw. "floating body nodes" bezeichnet.

Diese [X.]nordnung von Widerständen auch an den [X.]ulk-[X.]nschlüssen diene nicht nur der Verbesserung der [X.]elastbarkeit des Schalters, sondern auch dazu, die Einfügedämpfung zu reduzieren, indem kapazitive [X.]opplungsverluste durch den [X.]ody-[X.]ontakt verringert würden ([X.]). Zudem dienten diese Widerstände dazu, die [X.]opplung zwischen den Transistoren, die die Einfügedämpfung von in Reihe geschalteten Transistoren erhöhe, zu eliminieren ([X.] linke Spalte). Figur 3 zeige in Reihe geschaltete Transistoren, bei denen die [X.]- und die [X.]ody-[X.]noten durch Verwendung individueller großer Widerstände [X.] und R[X.] vorgespannt ([X.]) seien ([X.] linke Spalte).

Die Verwendung individueller Widerstände sei notwendig, um eine Signal-[X.]opplung zwischen den in Reihe geschalteten Transistoren zu verhindern ([X.], linke Spalte).

bb) Eine entsprechende, beispielhaft in Figur 3 dargestellte Vorrichtung offenbart danach die Merkmale 1, 1.1, 1.2 und 1.4.

cc) Dagegen ist Merkmal 1.3 nicht offenbart.

Es fehlt an einem zusätzlichen Widerstand, der mit den Widerständen zu den [X.]-[X.]noten gekoppelt ist und das Steuersignal für die in einer gestapelten [X.]onfiguration gekoppelten Transistoren empfangen soll.

dd) Merkmal 1.5 ist ebenfalls nicht vorweggenommen.

[X.]uch auf der [X.] ist kein zusätzlicher Widerstand vorgesehen, der einerseits mit den Widerständen an den [X.]ulk-[X.]noten der Transistoren und andererseits mit einer [X.]ulk-Spannung gekoppelt ist.

b) [X.]uch die [X.] Patentanmeldung 2004/0051395 ("[X.]rindle", N[X.]EP1) nimmt nicht sämtliche Merkmale von Patentanspruch 1 vorweg.

aa) Nach N[X.]EP1 können [X.] mit [X.] ([X.], [X.]s) realisiert werden, bei denen am [X.] eine Spannung angelegt wird. Solche Schalter werden insbesondere für [X.], zum [X.]eispiel Radiofrequenz ([X.]) verwendet ([X.]bs. 3).

Sei ein solcher [X.]-Schalter im [X.]N-Zustand, weise er einen sehr geringen Widerstand auf, der es einem Signal ermögliche, vom [X.] zur Source des [X.] geleitet zu werden. Werde eine Steuerspannung in einer vorbestimmten Höhe (Pinch-Off-Spannung) am [X.] des [X.] angelegt, schalte dieser in den [X.]US-Zustand. Er weise dann einen sehr hohen Widerstand auf, der ein Signal davon abhalte, vom [X.] zur Source zu fließen. Ein solcher [X.]-Schalter habe den Vorteil, dass die Steuerspannung am [X.] nur wenig Strom ziehe, so dass für die Schaltfunktion keine Leistung verbraucht werde ([X.]bs. 4).

Nachteilig sei, dass ein Signal, das nicht durch den [X.] geleitet werden solle, an dessen [X.] eine Spannung anlege. Sei diese größer als die Steuerspannung, schalte der [X.] von [X.]US auf [X.]N. Sei eine niedrige Steuerspannung gewünscht, sei es daher erforderlich, mehrere [X.]s in Reihe zu schalten, um die [X.]-Spannung zu teilen. Dies wiederum führe zu einer Erhöhung des Widerstands des Schalters im [X.]N-Zustand. Um diesen zu bewältigen, sei eine Vergrößerung des [X.] und damit des Chips erforderlich, was zu neuen Problemen führe ([X.]bs. 5 bis 10). Dazu gehöre, dass der Schalter mehr Leckage in der Steuerleitung aufweise, was mehr Leistung erforderlich mache, um den Schalter zu steuern. Danach bestehe ein [X.]edarf für einen verbesserten Schalter, der einen Stromausgang bei niedriger Steuerspannung steuern könne und einen optimalen [X.]usgleich von Einfügungsdämpfung, Isolierung, [X.]elastbarkeit, Unterdrückung von Oberwellen und Leckstrom im Steuersignal ermögliche ([X.]bs. 11).

N[X.]EP1 schlägt hierzu unter anderem eine [X.]-Widerstandstopologie vor, die dazu diene, die [X.]uswirkungen des von der [X.] zum [X.] des [X.] oder durch den [X.] fließenden Leckstroms zu verringern ([X.]bs. 15, [X.]bs. 61).

Ein [X.]eispiel für eine solche Gestaltung zeigt Figur 6c der N[X.]EP1.

[X.]ei diesem Schalter 502 sind bei den sechs in Reihe geschalteten Transistoren 510 bis 535 am [X.] jeweils erste Widerstände 572, 574 … 582 vorgesehen ([X.]bs. 62), ferner ein zu diesen ersten Widerständen in Reihe geschalteter und mit dem [X.] 545 gekoppelter zweiter Widerstand 584 ([X.]bs. 64).

Wie N[X.]EP1 erläutert, dienen die ersten Widerstände der Reduzierung des Leckstroms ([X.]bs. 63).

Das Hinzufügen eines zweiten Widerstands erhöhe den Gesamtwiderstand zwischen dem [X.] 545 und jedem der [X.] und reduziere damit den an dem [X.] anliegenden Steuerstrom. Eine solche [X.]nordnung könne verwendet werden, wenn es nicht praktisch oder nützlich sei, den Wert der einzelnen Widerstände 572 bis 582 zu erhöhen. Sie führe allerdings zu einem zusätzlichen Spannungsabfall-Prozesspunkt (additional voltage drop point) und damit zu einem zusätzlichen [X.] (additional leakage process point), was die Prozessstabilität des Schalters reduziere. Der Leckstrom könne durch den Widerstand 584 durch jeden [X.] fließen, da dieser Widerstand mit allen [X.] verbunden sei. Es gebe damit einen Zielkonflikt zwischen geringerem Leckstrom und Prozessstabilität ([X.]bs. 65).

bb) N[X.]EP1 offenbart damit einen Schalter mit den Merkmalen 1 bis 1.3. Da die dort behandelten [X.] keinen [X.]ulk-[X.]nschluss aufweisen, fehlt es jedoch an einer Vorwegnahme der Merkmale 1.4 und 1.5.

2. Zu Recht hat das Patentgericht entschieden, dass der Gegenstand von Patentanspruch 1 durch den Stand der Technik im Prioritätszeitpunkt nicht nahegelegt war. Dies gilt unabhängig davon, ob man N[X.]D1 oder N[X.]EP1 als [X.]usgangspunkt ansieht.

a) Der Gegenstand von Patentanspruch 1 war ausgehend von N[X.]D1 nicht nahegelegt.

aa) [X.]us dieser Entgegenhaltung selbst ergibt sich kein [X.]nlass, neben der dort offenbarten Vielzahl von Widerständen, die mit dem [X.]-[X.]nschluss bzw. dem [X.]ulk-[X.]nschluss der Vielzahl von Transistoren gekoppelt sind, zusätzliche, gemeinsame Widerstände gemäß Merkmalen 1.3 und 1.5 vorzusehen.

[X.]n einer [X.]nregung hierzu fehlt es jedenfalls deshalb, weil N[X.]D1 hervorhebt, dass zur Vorspannung von [X.]- und [X.]ulkanschluss individuelle große Widerstände notwendig sind, um eine Signalkopplung zwischen den in Reihe angeordneten Transistoren zu verhindern ([X.] linke Spalte, zweiter [X.]bsatz). Obwohl auch N[X.]D1 erwähnt, dass die Größe eines Transistors ein wichtiger [X.]spekt bei der Entwicklung einer Schaltung ist ([X.], linke Spalte, dritter [X.]bsatz) und dem Fachmann, wie auch die [X.]erufungserwiderung nicht in Zweifel zieht, bekannt ist, dass die Verwendung einzelner kleinerer Widerstände in [X.]ombination mit einem zusätzlichen gemeinsamen Widerstand weniger Platz benötigt als die Verwendung einzelner großer Widerstände, lehrt diese Schrift damit, individuelle große Widerstände zu wählen, um eine Signalkopplung zwischen den Transistoren zu vermeiden.

bb) [X.]uch aus N[X.]EP1 ergab sich keine [X.]nregung in diese Richtung.

Zwar wird dort in Figur 6c und der entsprechenden Passage der [X.]eschreibung eine Schaltung gezeigt, bei der neben einer Vielzahl von Widerständen, mit [X.] der Vielzahl von Transistoren gekoppelt sind, ein zusätzlicher, gemeinsamer Widerstand vorgesehen ist, der zwischen diesen einzelnen Widerständen und der Spannungsquelle für das Steuersignal angeordnet ist. Eine solche [X.]nordnung bietet sich nach N[X.]EP1 an, wenn die einzelnen Widerstände ansonsten zu groß gewählt werden müssten (N[X.]EP1 [X.]bs. 65).

Eine Übertragung dieser [X.]nordnung auf die in der N[X.]D1 gezeigte [X.]nordnung von Widerständen hätte jedoch eine [X.]bkehr von der dort vertretenen [X.]uffassung bedeutet, dass individuelle große Widerstände erforderlich sind, um eine Signalkopplung zwischen den in Reihe angeordneten Transistoren zu vermeiden. N[X.]EP1 lässt sich kein allgemeines Prinzip entnehmen, dass individuelle große Widerstände mit einem bestimmten Gesamtwiderstand durch individuelle Widerstände mit einem zusätzlichen gemeinsamen Widerstand mit einem identischen Gesamtwiderstand ersetzt werden können, ohne dass dies einen negativen Einfluss auf die Signalkopplung hat.

Ob die von den [X.]utoren der N[X.]D1 vertretene [X.]uffassung, die Verwendung individueller großer Widerstände sei notwendig, um eine Signalkopplung zwischen den Transistoren zu verhindern, sachlich zutrifft, ist nicht entscheidend. Die [X.]erufung zeigt nicht auf, dass es im Prioritätszeitpunkt zum allgemeinen Fachwissen gehörte, dass keine Nachteile hinsichtlich der Signalkopplung zu befürchten sind, wenn neben einzelnen Widerständen ein gemeinsamer Widerstand implementiert wird.

Es kann deshalb offenbleiben, ob sich N[X.]D1 aus fachlicher Sicht entnehmen lässt, dass für die [X.]- und für die [X.] von Transistoren hinsichtlich der [X.]nordnung von Widerständen grundsätzlich die gleiche [X.]onfiguration vorgesehen werden kann.

Hinzu kommt, dass die in Figur 6c der N[X.]EP1 gezeigte [X.]nordnung von Widerständen der Verhinderung von Leckströmen von der [X.] zum [X.] dient (dazu sogleich unter b) und damit zur [X.]ewältigung eines Problems, das sich nach den Feststellungen des Patentgerichts bei den in N[X.]D1 behandelten Transistoren mit vier [X.]nschlüssen nicht stellt.

b) Der Gegenstand von Patentanspruch 1 lag auch ausgehend von N[X.]EP1 nicht nahe.

aa) Die in N[X.]EP1 behandelten Schalter enthalten Transistoren, die nur drei [X.]nschlüsse aufweisen. Dementsprechend ist eine [X.]eschaltung der [X.]ulk-[X.]nschlüsse in N[X.]EP1 nicht thematisiert.

bb) Zu Recht hat das Patentgericht angenommen, dass sich aus N[X.]EP1 kein [X.]nlass ergab, die in der dortigen Figur 6c gezeigte [X.]nordnung von Widerständen auf der [X.]-Seite auch auf der [X.] eines solchen Transistors vorzusehen.

Wie oben bereits ausgeführt wurde, ist eine solche [X.]nordnung von Widerständen zwischen [X.] und [X.] zwar vorteilhaft, weil dadurch der Leckstrom von [X.] zum [X.] verringert wird. Sie bringt aber N[X.]EP1 zufolge den Nachteil mit sich, dass ein zusätzlicher Spannungsabfall-Punkt und damit ein zusätzlicher Leckprozess-Punkt geschaffen wird. Die Entgegenhaltung spricht in diesem Zusammenhang ausdrücklich von einem Zielkonflikt zwischen geringerem Leckstrom und Prozessstabilität (tradeoff between lower leakage current and process stability, [X.]bs. 65).

Das Patentgericht hat hierzu festgestellt, dass es zum Grundwissen des Fachmanns gehört, dass sich das Problem von Leckströmen von der [X.] zum [X.] bei Transistoren auf CMOS-[X.]asis, die vier [X.]nschlüsse aufweisen, nicht stellt. Deshalb liegt es nicht nahe, die in Figur 6c der N[X.]EP1 gezeigte Widerstandsanordnung zur Vermeidung dieser Leckströme auch bei Transistoren mit vier [X.]nschlüssen zu verwenden. Erst recht ergibt sich dann kein [X.]nlass, eine solche Widerstandsanordnung auch auf der [X.] solcher Transistoren vorzusehen.

Der Hinweis der [X.]lägerin, der Fachmann wisse, dass parasitäre [X.]apazitäten nicht nur auf der [X.]-Seite, sondern auch auf der [X.] aufträten, rechtfertigt keine abweichende [X.]eurteilung. Die in Figur 6c gezeigte Widerstandsanordnung dient nach N[X.]EP1 nicht der Reduzierung von parasitären [X.]apazitäten, sondern der Reduzierung von Leckströmen zwischen der Spannungsquelle des [X.] und dem [X.]-[X.]nschluss.

Dass dem Fachmann bekannt ist, dass die Verwendung einzelner großer Widerstände in [X.]ombination mit einem zusätzlichen gemeinsamen Widerstand weniger Platz benötigt, was auch in N[X.]EP1 ausgeführt wird, gab dem Fachmann keine hinreichende Veranlassung, die in N[X.]EP1 gezeigte [X.]nordnung der Widerstände für Transistoren mit vier extern beschalteten [X.]nschlüssen auf [X.]ulk- und [X.]eite vorzusehen. Vor dem Hintergrund der [X.]ufgabe, die Zuverlässigkeit eines Schalters mit Transistoren mit vier [X.]nschlüssen zu verbessern, wird der Fachmann platzsparende Maßnahmen nur dann in [X.]etracht ziehen, wenn mit diesen keine Einschränkung der Sicherheit verbunden ist.

cc) [X.]us N[X.]D1 ergibt sich keine weitergehende [X.]nregung.

Zwar zeigt N[X.]D1 mit Figur 3 die schematische Darstellung eines Schalters mit Transistoren, die vier [X.]nschlüsse aufweisen. [X.]ei diesen Transistoren ist nicht nur der [X.]-[X.]nschluss, sondern auch der [X.]ulk-[X.]nschluss durch die [X.]nordnung eines Widerstands zwischen diesen [X.]nschlüssen und der Spannungsquelle für das Steuersignal auf der [X.]-Seite bzw. der Spannungsquelle auf der [X.] "gefloatet".

[X.]us N[X.]D1 ergibt sich aber, anders als die [X.]erufung meint, keine [X.]nregung, auf der [X.]-Seite und der [X.] einen zusätzlichen, gemeinsamen Widerstand gemäß den Merkmalen 1.3 und 1.5 vorzusehen, der mit der Vielzahl der Widerstände und der jeweiligen Spannungsquelle gekoppelt ist.

Es kann offenbleiben, ob die [X.]nnahme des Patentgerichts zutrifft, dass grundsätzliche Unterschiede zwischen der [X.] und der [X.]-Seite einer solchen Fortentwicklung entgegenstehen.

[X.]n einer [X.]nregung hierzu fehlt es jedenfalls deshalb, weil, wie oben bereits ausgeführt wurde, N[X.]D1 ausdrücklich die Verwendung großer, individueller Widerstände lehrt und dies damit begründet, dass dadurch eine Signalkopplung zwischen den in Serie geschalteten Transistoren vermieden werde.

Vor diesem Hintergrund kann, anders als die [X.]erufung meint, auch nicht angenommen werden, dass sich aus der N[X.]D1 ein [X.]nlass ergab, eine Widerstandstopologie mit zusätzlichen Widerständen zu erproben.

dd) [X.]us dem sonstigen Stand der Technik ergeben sich keine weitergehenden [X.]nregungen.

IV. Die [X.]ostenentscheidung folgt aus § 121 [X.]bs. 2 [X.] und § 97 [X.]bs. 1 ZPO.