Bundespatentgericht, Urteil vom 09.12.2020, Az. 5 Ni 12/18 (EP)

Die Beklagte ist eingetragene Inhaberin des auch mit Wirkung für das Hoheitsgebiet der [X.] in [X.] Verfahrenssprache erteilten [X.] Patents EP 2 460 270 (Streitpatent), das am 28. Juli 2010 angemeldet wurde und die Prioritäten zweier [X.] Voranmeldungen vom 28. Juli 2009 und vom 20. November 2009 in Anspruch nimmt. Das Streitpatent wird beim [X.] unter dem Aktenzeichen [X.] 2010 017 728.9 geführt und trägt die Bezeichnung "SWITCH WITH [X.] BIASING" (Schalter mit verbesserter Vormagnetisierung). Es umfasst in der erteilten Fassung 18 Patentansprüche, die alle mit der Nichtigkeitsklage angegriffen sind.

Die nebengeordneten Patentansprüche 1, 12 und 16 haben nach der [X.] (EP 2 460 270 [X.]) folgenden Wortlaut:

Wegen der [X.] 2 bis 11, 13 bis 15 sowie 17 und 18 wird auf die [X.] (EP 2 460 270 [X.]) Bezug genommen.

In [X.] Übersetzung nach der [X.] lauten die nebengeordneten Patentansprüche:

Mit ihrer gemeinsam erhobenen Klage vom 16. April 2018 machen die Klägerinnen mangelnde Patentfähigkeit des Gegenstands des Streitpatents nach Art. 138 Abs. 1 lit. a EPÜ i.V.m. Art. II § 6 Abs. 1 Nr. 1 [X.] geltend, und zwar aufgrund fehlender Neuheit (Art. 54 EPÜ) und mangelnder erfinderischer Tätigkeit (Art. 56 EPÜ).

Hierzu stützen sich die Klägerinnen auf folgende Dokumente:

NKD1: "Design and analysis of transmit/receive switch in [X.]" von [X.] und Y . [X.], 2007

[X.]: "[X.] in Multistack Structure" von [X.] et al., September 2007

[X.]a: "DESIGN AND ANALYSIS OF HIGH POWER AND LOW HARMONIC RF FRONT [X.] [X.] APPLICATION" von [X.], Dissertation, Dezember 2007

[X.]:  [X.] 7,459,988 [X.]

NKD4a: WO 2008 / 056 747 A1

[X.]: [X.] 2010 / 0 069 020 A1

NKD5:  "A 31.3-dBm Bulk CMOS T/R Switch Using Stacked Transistors With Sub-Design-Rule [X.]annel Length in [X.]" von [X.] et al., November 2007

NKD5a:  "THICK-GATE-OXIDE [X.] WITH SUB-DESIGN-RULE CHANNEL LENGTHS FOR DIGITAL AND RADIO FREQUENCY CIRCUIT [X.]" von [X.], Dissertation, August 2007

NKD6: "[X.]" von [X.] Shifrin et al., Dezember 1989

[X.]:  "[X.] in 0.13-m CMOS" von [X.] und [X.], Juni 2008

NKD8:  "A miniature low-insertion-loss, [X.] SPDT switch using floating-body technique for 2.4- and 5.8-GHz applications " von [X.] et al., Juli 2005

[X.]:  "Design and Analysis for a Miniature CMOS SPDT Switch Using Body-Floating Technique to Improve Power Performance" von [X.] et al., 2006

NKD10: "Ultra-Compact [X.] grated DC-20-GHz 0.18-m CMOS T/R Switch" von [X.] et al., Januar 2007

[X.] [X.] Provisional 61 / 241,683

[X.]:  Unterlagen des Unternehmens RFMD

NKD13:  Unterlagen des Unternehmens RFMD

NKEP1: [X.] 2004 / 051 395 A1

NKEP2: [X.] 2004 / 229 577 A1

NKEP3: [X.] 6 094 088 A

[X.]: Stellungnahme von [X.]…

NK5: Stellungnahme des [X.] Patentamts

NK6: weitere Stellungnahme von [X.]…

In der mündlichen Verhandlung am 09.12.2020 führt die Klägerin noch folgenden Auszug aus einem Lehrbuch zum Fachwissen ein:

[X.]: [X.], U.; [X.], [X.].: [X.], 12. Auflage, [X.]: Springer, 2002, [X.]-215 – ISBN 3-540-42849-6

Die Klägerinnen beantragen,

das [X.] Patent 2 460 270 ([X.] 2010 017 728) mit Wirkung für das Hoheitsgebiet der [X.] in vollem Umfang für nichtig zu erklären.

Die Beklagte beantragt,

die Klage abzuweisen.

Die Beklagte tritt dem Vorbringen der Klägerinnen in allen Punkten entgegen. Sie vertritt die Auffassung, die von den Klägerinnen vorgebrachten Druckschriften nehmen die im Streitpatent offenbarte Erfindung weder neuheitsschädlich vorweg, noch legten sie diese nahe.

Mit einem Hinweis nach § 83 Abs. 1 [X.] vom 19. August 2020 hat der Senat den Parteien die Gesichtspunkte mitgeteilt, die für die Entscheidung voraussichtlich von besonderer Bedeutung sind.

Wegen des Vorbringens der Parteien im Übrigen wird auf deren Schriftsätze mit sämtlichen Anlagen sowie auf das Protokoll der mündlichen Verhandlung verwiesen.

Die zulässige Klage ist nicht begründet und daher abzuweisen. Die Klägerinnen konnten den Senat nicht davon überzeugen, dass das [X.] wegen fehlender Patentfähigkeit seiner Gegenstände für nichtig zu erklären ist (Art. II § 6 Abs. 1 Nr. 1 IntPatÜG i. V. m. Art. 138 Abs. 1 Buchst. a) EPÜ, Art. 52 bis 56 EPÜ).

I. Zum [X.]

1. Das [X.] betrifft gemäß dem Patentanspruch 1 eine Vorrichtung, die eine Vielzahl von Transistoren aufweist, die in einer gestapelten Konfiguration gekoppelt und angeordnet sind.

Nach den Ausführungen im [X.] werden derartige Vorrichtungen (Schalter) üblicherweise in verschiedenen Elektronikschaltungen verwendet, beispielsweise in einem Sender in einem drahtlosen Kommunikationsgerät und können mit verschiedenen Arten von Transistoren wie Metalloxidhalbleiter ([X.] implementiert werden. Ein derartiger Schalter kann ein Eingangssignal an einem [X.]/[X.] und ein Steuersignal an einem [X.][X.] empfangen. Der Schalter leitet das Eingangssignal an den anderen [X.]/[X.] weiter, wenn der Schalter durch das Steuersignal eingeschaltet wird, und blockiert das Eingangssignal, wenn er durch das Steuersignal ausgeschaltet wird. Der Schalter könne parasitäre Kapazitäten zwischen seinen Anschlüssen aufweisen, was die Leistung des Schalters nachteilig beeinflussen könne. Zum Stand der Technik verweist das [X.] auf die [X.] 2004 / 0 051 395 [X.] (vgl. [X.], Abs. [0002] und [0003]).

Für den Senat besteht die Aufgabe des [X.]s darin, einen Schalter insbesondere zum Durchschalten von [X.] mit verbesserter Vorspannung ("[X.]"), Isolation und Zuverlässigkeit bereitzustellen (vgl. [X.], Abs. [0007]).

2. Zur Lösung der oben genannten Aufgabe schlägt der Patentanspruch 1 des [X.]s eine Schalter-Vorrichtung an sich vor, deren Merkmale folgendermaßen gegliedert werden können (ohne Bezugszeichen):

Der nebengeordnete Patentanspruch 12 betrifft eine Vorrichtung, in der mehrere Schalter-Vorrichtungen gemäß dem Patentanspruch 1 verwendet werden, und der nebengeordnete Patentanspruch 16 ein Verfahren zum Durchführen eines Signalschaltens.

3. Das [X.] richtet sich an einen Dipl.-Ing. mit Hochschulabschluss im Fachgebiet der Elektrotechnik und mit Schwerpunkt auf Schaltungstechnik. Dieser Fachmann verfügt über eine mehrjährige praktische Erfahrung in der Entwicklung von Halbleiter-Chips, beispielsweise [X.]/[X.] und insbesondere N[X.] sowie C[X.]Schalteranordnungen.

4. Der Senat legt dem Patentanspruch 1 folgendes Verständnis zugrunde:

[X.]ur 6 des [X.]s zeigt alle Merkmale des mit Patentanspruch 1 beanspruchten Gegenstands.

Demnach sind gemäß Merkmal 1.1 mehrere in Reihe geschaltete Transistoren 510a, 510b, …, 510k vorgesehen, bei denen [X.] und [X.] unmittelbar benachbarter Transistoren miteinander verbunden sind, was im Patentanspruch 1 mit "[X.]" ("in einer gestapelten Konfiguration gekoppelt") bezeichnet wird. Die [X.] beim [X.] linken Transistor 510a ist zum Empfang eines Eingangssignales V_IN vorgesehen. Der [X.] beim darstellungsgemäß rechten Transistor 510k ist dazu vorgesehen, ein Ausgangssignal V_OUT auszugeben ("to provide an output signal"; Merkmal 1.1). Um welche Art von Signalen es sich bei dem Eingangssignal V_IN und dem Ausgangssignal V_OUT handelt, lässt der Anspruch offen, gemäß der Beschreibung kann es sich hierbei um Hochfrequenzsignale handeln (vgl. [X.], z.B. Abs. [0010]).

Die [X.] der Transistoren sind jeweils mit einem Widerstand 520a, 520b, …, 520k verbunden (Merkmal 1.2). Gemäß [X.] wird dadurch erreicht, dass beim Einschalten der Transistoren ("when NMOS transistors 410 are turned on") jeder der Widerstände gemäß Merkmal 1.2 die bei dem jeweiligen Transistor aufgrund der dort vorhandenen [X.]seitigen parasitären Kapazitäten C_GS und C_GD entstehenden Signalverluste verringert (vgl. [X.], Abs. [0020] und [0023]).

Der [X.]seitig zusätzliche Widerstand 530 gemäß Merkmal 1.3 ist einerseits mit der Vielzahl von Widerständen gemäß dem Merkmal 1.2 verbunden und andererseits dazu vorgesehen, ein Steuersignal zu empfangen. Somit ist der zusätzliche Widerstand 530 in Reihe zu der Vielzahl von parallelen Widerständen gemäß dem Merkmal 1.2 angeordnet.

Durch den zusätzlichen Widerstand 530 wird dasselbe erreicht, wie mit den Widerständen 520a, 520b, …, 520k, nämlich für ein "floating" der [X.] gegenüber der Steuerspannungsquelle V_CONTROL zu sorgen (vgl. [X.], Abs. [0029]). Diese [X.]seitigen Widerstände werden im [X.] auch jeweils als "RF floating resistor" (Hochfrequenz Floating Widerstände) bezeichnet (vgl. [X.], Abs. [0020] und [0027]).

Gemäß Merkmal 1.4.1 und 1.4.2 ist die [X.]seitige Widerstandsanordnung gemäß den Merkmalen 1.2 und 1.3 auch an der [X.] der Transistoren vorgesehen. Somit handelt es sich bei der Vielzahl von Transistoren in Merkmal 1.1 um Transistoren mit vier extern beschaltbaren Anschlüssen (Gate, [X.], [X.] und Bulk). Demnach sind die Widerstände 540a … k mit dem Bulk der Transistoren 510a … k ("[X.]") und mit einem zusätzlichen Widerstand 550 (vgl. [X.], Abs. [0035]; in der [X.]ur 6 irrtümlich als 540 bezeichnet) verbunden. Der zweite [X.] des Widerstands 550 ist mit einer Bulkspannung verbunden ("[X.]", vgl. ebenda). Welchen [X.]annungswert die Bulkspannung aufweist, lässt der Anspruch offen. Gemäß [X.] kann es sich um einen beliebigen [X.]annungswert kleiner als V_IN, also auch [X.] handeln (vgl. [X.], [X.]. 7, Abs. [0030]: "The V _[X.] voltage may [X.] ([X.]) ground (0V), a voltage lower than the DC voltage of the V _IN signal, or some other voltage."; vgl. [X.], Anspruch 8).

Durch Vorsehen der Widerstandsanordnung gemäß Merkmal 1.4 werden laut [X.] Bulk-seitig die gleichen Probleme verringert bzw. die gleichen Vorteile erreicht, die für die [X.] beschrieben werden (vgl. [X.], Abs. [0030], letzter Satz, "[X.] 540 and 550 provide RF float for the bulk nodes of NMOS transistors 510, which may provide benefits similar to those obtained with resistors 520 and 530 to RF float the gates of NMOS transistors 510.").

II. Zum [X.] fehlender Patentfähigkeit

1. Der Senat konnte nicht feststellen, dass den streitpatentgemäßen Gegenständen nach den nebengeordneten Patentansprüchen vor dem Hintergrund des geltend gemachten Standes der Technik die Neuheit fehlt (Art. 54 EPÜ).

1.1 Der Gegenstand des Patentanspruchs 1 wird durch den in der Klageschrift zur fehlenden Neuheit herangezogenen Artikel [X.] ("Design and Analysis of Transmit/Receive Switch in [X.]" von [X.] und [X.]) nicht vorweggenommen.

Die [X.] offenbart in [X.]ur 3 einen Schalter mit einer Vielzahl von Transistoren 1, 2, …, N in einer gestapelten Konfiguration:

Die Transistoren sind dazu ausgelegt, ein Eingangssignal zu empfangen und ein Ausgangssignal zu liefern. Dies ergibt sich auch aus den [X.]uren 1 und 2 der [X.], wonach die gestapelten Transistoren z.B. ein zu [X.] [X.] empfangen und als Ausgangssignal zu einer der Antennen [X.], [X.], [X.] und [X.] übertragen können. Bei den verwendeten Transistoren handelt es sich um "triple-well" C[X.]Transistoren mit vier externen Anschlüssen (vgl. [X.], [X.], 1. Abs.), wobei sowohl am [X.] wie auch am Bulk-[X.] Widerstände vorgesehen sind; Gate und Bulk sind auf diese Weise als "floating" anzusehen (vgl. [X.], [X.]. 5; "floating gate nodes" und "floating bulk nodes").

In Bezug auf den Patentanspruch 1 geht somit aus der [X.] hervor:

Gemäß der [X.] handelt es sich bei den Widerständen R_B und R_G explizit um jeweils individuelle Widerstände. Dies sei notwendig, um eine Signalkopplung zwischen den seriellen Transistoren zu vermeiden (vgl. [X.], Beschreibung zu [X.]. 3, [X.], li. [X.]., vorletzter Absatz, "[X.], both the gate and body nodes are biased using individual large resistors R _G and R _B .[X.] transistors."). Ein zusätzlicher Widerstand, der mit der Vielzahl von Widerständen auf der [X.] bzw. Bulkseite verbunden wäre, geht aus der [X.] somit nicht unmittelbar und eindeutig hervor (nicht Merkmale 1.3 und 1.4.2). Der Fachmann würde diese Merkmale auch nicht als Ausführungsform "mitlesen", da ja gerade auf die individuellen Widerstände an jedem [X.] Wert gelegt wird.

Folglich ist der Gegenstand des Patentanspruchs 1 neu gegenüber der Druckschrift [X.].

1.2 Dieselbe Argumentation gilt für den nebengeordneten Patentanspruch 12, und den Verfahrensanspruch 16.

1.3 Weitere Druckschriften bezüglich fehlender Neuheit wurden seitens der Klägerinnen nicht genannt.

2. Die Klägerinnen vermochten den Senat auch nicht davon zu überzeugen, dass sich die Lehre der nebengeordneten Patentansprüche für den Fachmann am [X.] in naheliegender Weise aus dem im Verfahren befindlichen Stand der Technik ergab (Art. 56 EPÜ).

2.1 Um den Gegenstand einer Erfindung als nahegelegt anzusehen, genügt es nicht, dass der Fachmann mit seinen durch seine Ausbildung und berufliche Erfahrung erworbenen Kenntnissen und Fähigkeiten in der Lage gewesen ist, die erfindungsgemäße Lösung des technischen Problems aus dem Vorhandenen zu entwickeln. Vielmehr muss der Fachmann darüber hinaus Grund gehabt haben, den Weg der Erfindung zu beschreiten. Dazu bedarf es in der Regel zusätzlicher, über die Erkennbarkeit des technischen Problems hinausreichender Anstöße, Anregungen, Hinweise oder sonstiger Anlässe ([X.], Urteil vom 30. April 2009 – [X.], [X.]Z 182, 1 Rn 20 = [X.], 746 - Betrieb einer Sicherheitseinrichtung; Urteil vom 8. Dezember 2009 - [X.], [X.], 407 Rn. 17 - einteilige Öse; st. Rspr.). Diese Voraussetzungen liegen aus Sicht des Senats im vorliegenden Fall nicht vor.

2.2 Der Fachmann gelangt ausgehend von der Druckschrift [X.] 2004 / 0 051 395 [X.] ([X.]) und dem Fachwissen nicht in naheliegender Weise zum Gegenstand des Patentanspruchs 1.

a) Die [X.] betrifft einen Schalter, der einen Stromausgang bei niedrigeren Steuerspannungen steuern kann, während das optimale Gleichgewicht zwischen Einfügungsverlust, Isolation, maximaler Belastbarkeit, Unterdrückung der Oberwellenerzeugung und Leckstrom im Steuersignal bereitgestellt wird (vgl. [X.], Abs. [0011]).

Die [X.] offenbart hierzu einen Schalter, der aus einer Vielzahl von Transistoren besteht (vgl. [X.], Abs. [0012]; [X.]. 2 bis [X.]. 6). Bei den Transistoren handelt es sich um [X.]-Transistoren, welche drei extern beschaltbare Anschlüsse aufweisen ("Gate", "[X.]" "[X.]"; vgl. [X.], Abs. [0004] in Verbindung mit [X.]. 1a und 1b). Einen Bulk-[X.] weisen diese Transistoren nicht auf.

Als Problem wird in der [X.] beschrieben, dass bei einem Feldeffekttransistor ([X.]) ein Leck-Strom von der Steuerspannungsquelle ("control voltage source") in unerwünschter Weise zum Gate des Transistors fließen kann. Mithilfe von Widerständen an den [X.] der Transistoren könne dieser [X.] reduziert werden (vgl. [X.], Abs. [0015] und [0061]).

In Bezug auf den Patentanspruch 1 geht somit aus der [X.] hervor:

Da die in der [X.] verwendeten [X.]-Transistoren keinen Bulk-[X.] aufweisen, zeigt die [X.] nicht die Merkmale 1.4.1 und 1.4.2.

b) Der Druckschrift [X.] ist zu entnehmen, dass der Fachmann immer auch den Flächenbedarf bei der Realisierung einer integrierten Schaltung im Blickfeld hat, wobei speziell auch auf die Widerstandsanordnung am Gate verwiesen wird (vgl. [X.], Abs. [0075], "[X.] an [X.] or die size (and preferably would reduce the die size). […] As one skilled in the art knows the precise design of the chip includes, amongst other things, number, type and size of [X.]s, location of [X.]s and other periphery, [X.], and gate resistance topology ."; Unterstreichung hinzugefügt).

In Bezug auf die Ausführungsform gemäß der [X.]ur 6c (vgl. Abs. [0064] u. [0065]) lehrt die [X.], dass die dortige Realisierung mit einem zusätzlichen Widerstand 584 den Gesamtwiderstand zwischen dem [X.] ("control voltage input 545") und jedem der [X.] 510-535 erhöht, und so der Steuerstrom reduziert wird. Diese Ausführungsform soll immer dann verwendet werden, wenn es nicht praktikabel ist, jeden der Widerstände 572-582 zu vergrößern, worin der Fachmann eine [X.] bei der Herstellung der Schaltung erkennt. Der [X.] entnimmt der Fachmann weiter, dass durch eine derartige Widerstandsanordnung am Gate ein zusätzlicher Kopplungspunkt entsteht, wodurch die Prozessstabilität des Schalters reduziert wird. Bei dieser Realisierung handelt es sich somit um einen Kompromiss zwischen Leckstrom ("leakage") und Prozessstabilität (vgl. [X.], Abs. [0065], "However, the addition of the extra resistor adds an additional voltage drop point and thus an additional leakage process point. The addition of the additional leakage process point reduces the process stability of the switch as leakage through the resistor 584 could flow through each [X.] as that point is connected to all gates").

Es gehört, wie die Klägerinnen in der mündlichen Verhandlung vorgetragen hat, zum Grundwissen des einschlägigen Fachmanns, dass bei Transistoren, die auf C[X.]Technik basieren, Leckströme nicht relevant sind. Der Fachmann hatte daher ausgehend von der [X.] Anlass, statt der dort beschriebenen [X.]-Transistoren mit drei externen Anschlüssen, Transistoren auf C[X.]Basis, welche vier externe Anschlüsse aufweisen, zu verwenden. Allerdings entnimmt der Fachmann der [X.] keinen Hinweis und keine Anregung dahingehend, wie er den zusätzlichen Bulk-[X.] verschalten soll.

c) Die Klägerinnen weisen mit Bezug auf die Anlage [X.] (Tietze/[X.]) darauf hin, dass der Fachmann das [X.] eines [X.]Transistors mit vier Anschlüssen kenne und ihm daher bewusst sei, dass im [X.] auf [X.] ein identischer Aufbau bestehe, wobei sich lediglich die Werte der Bauteile unterscheiden würden (vgl. [X.], [X.]ur auf S. 212).

Aus Sicht der Klägerinnen folgere der Fachmann daraus, dass auf [X.] die gleichen Probleme wie auf [X.] auftreten würden und erkenne daher, dass dort dieselben Maßnahmen wie am Gate angewendet werden könnten. Eine Widerstandsanordnung wie am Gate gemäß der [X.]ur 6c der [X.] wäre daher auch für den Bulk-[X.] naheliegend, zumal der Fachmann immer die [X.] in seine Überlegungen mit einbeziehen würde. Dieser Auffassung kann sich der Senat nicht anschließen.

Die in der [X.] am Gate offenbarte Widerstandsanordnung gemäß der [X.]ur 6c und der damit verbundenen Problematik mit dem zusätzlichen "voltage drop point" betrifft speziell die Problematik der Leckströme bei [X.]-Transistoren mit drei externe Anschlüssen (ohne Bulk) und ist mit dem Nachteil der schlechteren Prozessstabilität verbunden.

Auch bei Transistoren mit vier externen Anschlüssen erfolgt die Ansteuerung über den [X.][X.]. Zur Beschaltung des Bulk-[X.]es – insbesondere im Hinblick auf die Verwendung in einer anspruchsgemäßen Vorrichtung mit einer Vielzahl von gestapelten Transistoren – sind der [X.] keinerlei Hinweise oder Anregungen zu entnehmen. Es bleibt dem Fachmann überlassen, ob er diesen Bulk-[X.] direkt mit einem bestimmten Potential (z.B. Masse) verbindet oder mittels einer Widerstandsschaltung ein "floating" des Bulk gegenüber dem Potential realisiert. Dem Fachmann ist dabei bewusst, dass bei C[X.]Transistoren mit vier externen Anschlüssen [X.] einen völlig unterschiedlichen strukturellen Aufbau haben, den er berücksichtigen muss, wenn er Widerstände an den [X.], insbesondere bei gestapelter Transistoranordnung, vorsehen will. Hierzu sind aus Sicht des Senats für den Fachmann intensive Überlegungen und Versuche erforderlich, die weit über das aus der [X.] und [X.] bekannte Fachwissen hinausgehen. Dem Fachmann ist dabei zwar bewusst, dass er den Bulk-[X.] beschalten kann bzw. muss, es fehlt ihm aus Sicht des Senats aber sowohl aus der [X.] wie aus dem Fachwissen gemäß der [X.] an hinreichenden Anstößen, Anregungen, Hinweisen oder sonstigen Anlässen, die aus [X.]ur 6c der [X.] für den [X.][X.] bekannte Widerstandsanordnung auch am Bulk-[X.] zu verwenden.

Der Gegenstand des erteilten Patentanspruchs 1 beruht daher aus Sicht des Senats ausgehend von der [X.] und dem Fachwissen auf einer erfinderischen Tätigkeit.

2.3 Die Klägerinnen vertreten weiter die Auffassung, dass sich der Gegenstand des Patentanspruchs 1 ausgehend von der Lehre der [X.] unter Berücksichtigung der [X.] in naheliegender Weise ergeben würde. Auch dieser Sichtweise kann sich der Senat nicht anschließen.

Ausgehend von der [X.] ist es – von der [X.] unbestritten – für den Fachmann naheliegend, die Verwendung von C[X.]Transistoren mit vier Anschlüssen bei der Realisierung einer Vorrichtung mit einer Vielzahl von Transistoren, die in einer gestapelten Konfiguration gekoppelt sind, in Erwägung zu ziehen.

Dabei wird der Fachmann die Lehre der [X.] berücksichtigen, aus der eine Vorrichtung gemäß dem Oberbegriff des Patentanspruchs 1 unter Verwendung von [X.]Transistoren mit vier Anschlüssen bekannt ist (vgl. obige Ausführungen zur Neuheit). Gemäß der [X.] ist sowohl am [X.] wie auch am Bulk-[X.] ein Widerstand (R_G, R_B) vorgesehen.

Der Fachmann entnimmt der [X.] direkt in der [X.]ur 3 und explizit der zugehörigen Beschreibung auf Seite 460 (vgl. dort Abs. 2), dass es sich bei den Widerständen R_B und R_G um individuelle, große Widerstände handelt. Die Verwendung individueller Widerstände sei notwendig, um eine Signalkopplung zwischen den seriellen Transistoren zu vermeiden (vgl. [X.], [X.], linke [X.]alte, 2. Absatz, "[X.], both the gate and body nodes are biased using individual large resistors R _G and R _B . [X.] transistors.").

Die Klägerinnen meinen, dass die individuellen großen Widerstände nur im ersten Satz der oben zitierten Stelle erwähnt werden, im zweiten Satz in Bezug auf die Einfügedämpfung jedoch nur noch von individuellen Widerständen gesprochen wird, und der Fachmann deshalb erkennen würde, dass mittels der individuellen Widerstände eine direkte Signalkopplung zwischen den [X.] bzw. Bulk-Anschlüssen verhindert werden soll, und er deshalb zur Flächenersparnis eine anspruchsgemäße Widerstandsanordnung vorsehen würde. Unter Verweis auf eine Stellungnahme von Prof. U … (vgl. [X.]) führen die Klägerinnen weiter aus, dass bei hochohmigen Widerständen im Kilo-Ohm-Bereich Leckströme und damit die Kopplung in der Praxis ohnehin keine Rolle spielen. Daher erkenne der Fachmann sofort, dass zusätzliche Widerstände eben nicht zu einer erhöhten Kopplung führen würden. Dieser Sichtweise kann sich der Senat nicht anschließen.

Der [X.] und der darin durchgeführten Analyse des vorgeschlagenen [X.] lässt sich entnehmen, dass Widerstände an [X.] und Bulk-[X.] keine identische Wirkung auf den Schalter haben. Den [X.]uren 6 und 10 der [X.] ist zu entnehmen, dass ein Widerstand auf [X.] eine deutlich größere Wirkung auf die Einfügedämpfung hat als ein Widerstand auf der [X.]. Mit Bezug auf die Isolation des Schalters im Aus-Zustand ergibt sich aus der [X.], dass die Einführung eines Widerstands auf der [X.] die Isolation um 40dB herabsetzt, wogegen ein Widerstand auf der [X.] deutlich geringere Verluste bei der Isolation des Schalters, nämlich nur um 10dB verursacht (vgl. [X.], [X.]. 8 in Verbindung mit [X.], li. [X.]., erster Absatz: "As seen in [X.]. 8, the isolation is generally degraded by 40 dB with the introduction of the gate resistor." und [X.], re. [X.]., "In [X.], [X.] dB. [X.] in the off state is more significant than that through the body."). Nach der Lehre der [X.] können gerade die parasitären Kapazitäten und die parasitären Dioden ("source/drain junction diodes") auf der [X.] die Belastbarkeit ("power-handling capability") des Schalters negativ beeinflussen, da das Risiko besteht, dass die Dioden ungewollt in [X.] geschaltet werden und so einen Strom (ungewollt) fließen lassen. Gerade ein Widerstand auf der [X.] ("floating body") verringert dieses Risiko und verbessert somit die Belastbarkeit des Schalters erheblich (vgl. [X.], [X.], re. [X.]., 2. Abs., "[X.], however, [X.]." und [X.], re. [X.]., vorletzter Absatz, "The implementation of the proposed techniques of floating body and series connection showed that power handling could be improved by at least 13 dB."). Angesichts der unterschiedlichen Wirkungen bereits der individuellen Widerstände auf [X.] würde der Fachmann daher nicht ohne Weiteres einen zusätzlichen Widerstand auf der [X.] vorsehen, um einen ihm von der [X.] bekannten Vorteil eines zusätzlichen Widerstands, nämlich die Verringerung des [X.], auch auf der [X.] zu nutzen.

Zudem ist von einem (zusätzlichen) gemeinsamen Widerstand in der [X.] an keiner Stelle die Rede. Gemäß der Lehre der [X.] wird für diese dort vorgesehenen individuellen Widerstände eine Größe von 10 kΩ vorgeschlagen (vgl. [X.], [X.], re. [X.], vorletzter Satz für R_G, "A typical value of 10 kΩ is recommended"; [X.], li. [X.]. vorletzter Satz für R_B, "[X.], the body resistance of 10 kΩ is selected."; [X.]. 6 und 10). Einen zu diesen Widerständen (jeweils 10 kΩ) zusätzlichen, gemeinsamen Widerstand vorzusehen, würde der Fachmann zur Überzeugung des Senats nicht in Erwägung ziehen, da bei C[X.]Transistoren – wie auch die Klägerinnen in der mündlichen Verhandlung vorgetragen haben – Leckströme (wie in der [X.] in Bezug auf die dortige [X.]. 6c bezüglich [X.]-Transistoren bei großen [X.]Widerständen beschrieben) keine Rolle spielen und er weiß, dass damit zusätzlich Fläche auf dem Substrat verbraucht würde (Kosten), ohne einen zusätzlichen Nutzen bezüglich der Signalkopplung bzw. der Einfügedämpfung zu erzielen.

Soweit die Klägerinnen auf die [X.]uren 6 und 10 der [X.] verweisen, wonach sich die Einfügedämpfung ("insertion loss") bei einem Widerstand von 5 kΩ gegenüber einem Widerstand von 10 kΩ kaum unterscheidet und der Fachmann – aus ihrer Sicht - deshalb auch einen Widerstand von 5 kΩ zusammen mit einem gemeinsamen Widerstand von 5 kΩ verwenden würde, ändert dies an der Sichtweise des Senats nichts. Denn selbst wenn der Fachmann einen Widerstand von 5 kΩ für ausreichend halten würde, so bleibt es bei der Lehre der [X.], wonach es sich hierbei um individuelle Widerstände handeln soll. Es ist der [X.] – wie oben dargelegt - keine Anregung zu entnehmen, einen weiteren anspruchsgemäßen gemeinsamen Widerstand vorzusehen. Der Fachmann hätte darum andere [X.], die einen zusätzlichen Widerstand vorsehen, wie die [X.] in [X.]ur 6c, bei der Lehre der [X.] weder für die [X.] noch für die [X.] in Betracht gezogen. Der Fachmann würde dies auch deshalb nicht in Erwägung ziehen, da dies – wie bereits oben dargelegt - zu einem größeren Flächenverbrauch und damit höheren Kosten bei der Realisierung führen würde, ohne einen zusätzlichen Nutzen bezüglich Signalkopplung bzw. Einfügedämpfung zu erzielen.

Der Gegenstand des erteilten Patentanspruchs 1 ergibt sich daher für den Fachmann auch ausgehend von der [X.] zusammen mit der Lehre der [X.] nicht in naheliegender Weise, da der Fachmann keiner der Druckschriften eine Anregung in Richtung der anspruchsgemäßen Lösung entnehmen kann.

2.4 Der Gegenstand des erteilten Patentanspruchs 1 ergibt sich auch nicht in naheliegender Weise unter Berücksichtigung des weiter genannten Standes der Technik.

Der Fachmann entnimmt der [X.] somit die Lehre, am Bulk-[X.] einzelne, individuelle Widerstände vorzusehen, die über einen Schalter (vgl. [X.], [X.]. 1, [X.]) gezielt für einen einzelnen Transistor kurzgeschlossen werden können. Bei einer anspruchsgemäßen Widerstandsanordnung wäre dieses gezielte Kurzschließen so nicht möglich. Selbst bei Berücksichtigung der Lehre der [X.] hätte der Fachmann daher keine Veranlassung, am Bulk-[X.] eine anspruchsgemäße Widerstandsanordnung vorzusehen.

Die Druckschriften [X.], [X.] und [X.] zeigen für die [X.]n gestapelter Transistoren jeweils eine Widerstandsanordnung mit einer Reihenschaltung einer Vielzahl von Widerständen und eines zusätzlichen/einzelnen Widerstands. Bezüglich einer Widerstandsanordnung an den [X.] der Transistoren geht aus den Druckschriften [X.], [X.] oder [X.] nichts hervor. Der [X.] derselben geht daher nicht über den der [X.] hinaus.

Wie oben dargelegt hatte der Fachmann ausgehend von der [X.] oder der [X.] keine Anregung für eine derartige Schaltung am Bulk-[X.], da die [X.] sowohl am [X.] als auch am Bulk-[X.] von individuellen Widerständen ausgeht, um eine Signalkopplung zwischen den Transistoren zu vermeiden, und gemäß der Lehre der [X.] am Bulk-[X.] eines jeden Transistors einzelne, individuelle Widerständen vorgesehen sind, die über einen Schalter (vgl. [X.], [X.]. 1, [X.]) kurzgeschlossen werden können.

Die übrigen Druckschriften des genannten Standes der Technik liegen weiter ab. Jedenfalls tragen diese nichts Neues zur Beurteilung des streitpatentgemäßen Gegenstandes im Rahmen der erfinderischen Tätigkeit bei. [X.] wurde diesbezüglich auch nichts Entsprechendes vorgetragen.

2.5 Damit ergibt sich der Gegenstand des Patentanspruchs 1 nicht in naheliegender Weise aus dem genannten Stand und beruht auf einer erfinderischen Tätigkeit. Dies gilt mit derselben Begründung wie für den Patentanspruch 1 auch für die nebengeordneten Patentansprüche 12 und 16.

3. Im Ergebnis war die Klage daher abzuweisen.

Die Kostenentscheidung beruht auf § 84 Abs. 2 [X.] i. V. m. §§ 91 Abs. 1 Satz 1, 100 Abs. 1 ZPO; die Entscheidung über die vorläufige Vollstreckbarkeit folgt aus § 99 Abs. 1 [X.] i. V. m. § 709 Satz 1 und Satz 2 ZPO.