Bundespatentgericht, Beschluss vom 24.02.2011, Az. 23 W (pat) 47/09

Die vorliegende Anmeldung [X.] 43 45 580 ist durch Ausscheidung aus der Patentanmeldung [X.] 43 90 991 entstanden, die am 3. März 1993 beim [X.] eingereicht wurde und ihrerseits auf die [X.] PCT/[X.]/01726 zurückgeht, für die [X.] als Bestimmungsland benannt ist. Diese [X.] wiederum nimmt die Priorität der [X.] vom 6. März 1992 in Anspruch.

Im Prüfungsverfahren vor dem [X.] hat die Prüfungsstelle für [X.] des [X.]s die Druckschriften

D1  EP 0 347 557 A2

[X.]  [X.] 91 17 296 U1 und

[X.] WO 91/16680 A1

entgegengehalten. Das Gebrauchsmuster gemäß der Druckschrift [X.] wurde erst am 6. April 2000 eingetragen und ist somit kein vorveröffentlichter Stand der Technik. Aus diesem Grund wurde diese Schrift von der Prüfungsstelle durch die inhaltsgleiche, aber vorveröffentlichte Druckschrift [X.] ersetzt.

Mit Beschluss vom 19. Mai 2009 hat die Prüfungsstelle die Anmeldung mit der Begründung zurückgewiesen, dass die Speicherschaltungskomponente nach dem zuletzt geltenden Anspruch 1 gegenüber dem Stand der Technik gemäß den [X.] und [X.] nicht auf einer erfinderischen Tätigkeit des Fachmanns beruhe.

Die Anmelderin hat gegen den am 29. Juni 2009 zugestellten Zurückweisungsbeschluss mit Schriftsatz vom 6. Juli 2009, eingegangen am 7. Juli 2009, Beschwerde eingelegt.

Der Senat hat mit der Terminsladung zur mündlichen Verhandlung darauf hingewiesen, dass neben der Patentfähigkeit auch die Zulässigkeit und die Ausführbarkeit der Lehre der geltenden Patentansprüche zu diskutieren sein könnten.

In der mündlichen Verhandlung vom 24. Februar 2011 stellt die Anmelderin den Antrag,

den Beschluss der Prüfungsstelle für [X.] des [X.]s vom 19. Mai 2009 aufzuheben,

ein Patent auf der Grundlage folgender Unterlagen zu erteilen:

Patentansprüche 1 bis 12 gemäß Schriftsatz vom 5. September 2005, Beschreibungsseiten 1 und 4 bis 19 gemäß Schriftsatz vom 12. September 2003 sowie Beschreibungsseiten 2, 3, 3a und 20 gemäß Schriftsatz vom 5. September 2005, 10 Blatt Zeichnungen mit [X.]uren 1 - 8 gemäß Schriftsatz vom 12. September 2003 (Hauptantrag);

hilfsweise, ein Patent auf der Grundlage folgender Unterlagen zu erteilen:

Patentansprüche 1 bis 12 gemäß Hilfsantrag 1’, überreicht in der mündlichen Verhandlung vom 24. Februar 2011, sowie Beschreibung und Zeichnungen gemäß Hauptantrag;

weiterhin hilfsweise, ein Patent auf der Grundlage folgender Unterlagen zu erteilen:

Patentansprüche 1 bis 12 gemäß Hilfsantrag 1“, überreicht in der mündlichen Verhandlung vom 24. Februar 2011, sowie Beschreibung und Zeichnungen gemäß Hauptantrag;

weiterhin hilfsweise, ein Patent auf der Grundlage folgender Unterlagen zu erteilen:

Patentansprüche 1 bis 11 gemäß Hilfsantrag I im Schriftsatz vom 3. Januar 2011 sowie Beschreibung und Zeichnungen gemäß Hauptantrag;

weiterhin hilfsweise, ein Patent auf der Grundlage folgender Unterlagen zu erteilen:

Patentansprüche 1 bis 10 gemäß Hilfsantrag II im Schriftsatz vom 3. Januar 2011 sowie Beschreibung und Zeichnungen gemäß Hauptantrag;

weiterhin hilfsweise, ein Patent auf der Grundlage folgender Unterlagen zu erteilen:

Patentansprüche 1 bis 9 gemäß Hilfsantrag III im Schriftsatz vom 3. Januar 2011 sowie Beschreibung und Zeichnungen gemäß Hauptantrag;

weiterhin hilfsweise, ein Patent auf der Grundlage folgender Unterlagen zu erteilen:

Patentansprüche 1 bis 11 gemäß Hilfsantrag [X.] im Schriftsatz vom 3. Januar 2011 sowie Beschreibung und Zeichnungen gemäß Hauptantrag;

weiterhin hilfsweise, ein Patent auf der Grundlage folgender Unterlagen zu erteilen:

Patentansprüche 1 bis 8 gemäß Hilfsantrag V im Schriftsatz vom 3. Januar 2011 sowie Beschreibung und Zeichnungen gemäß Hauptantrag.

Die geltenden Ansprüche 1 nach dem Hauptantrag, nach den [X.] 1’ und 1’’ sowie nach den [X.] I bis V lauten:

Hauptantrag:

1. Synchrone, integrierte Speicherschaltungskomponente, welche ein Feld dynamischer Speicherzellen zur Datenspeicherung enthält, wobei die Speicherschaltungskomponente umfasst:

[X.] zum Empfangen von [X.] und eines [X.]es, wobei sich die [X.] gleichzeitig und in der gleichen Richtung wie der [X.] ausbreiten und die [X.] gemäß einer Dualflankenübertragung bezüglich des [X.]es empfangen werden, so dass [X.] der [X.] bei der doppelten Frequenz des [X.]es übertragen werden; und

Sendeschaltkreise zur Übertragung von Lesedaten, so dass sich die Lesedaten gleichzeitig und in die gleiche Richtung wie ein Sendetakt ausbreiten, wobei die Lesedaten gemäß einer Dualflankenübertragung bezüglich des Sendetaktes gesendet werden, so dass [X.] der Lesedaten bei der doppelten Frequenz des Sendetaktes übertragen werden.

Hilfsantrag 1’:

1. Synchrone [X.], wobei die [X.] umfasst:

[X.] zum Empfangen von [X.] und eines [X.]es, wobei sich die [X.] gleichzeitig und in der gleichen Richtung wie der [X.] ausbreiten und die [X.] gemäß einer Dualflankenübertragung bezüglich des [X.]es empfangen werden, so dass [X.] der [X.] bei der doppelten Frequenz des [X.]es übertragen werden; und

Sendeschaltkreise zur Übertragung von Lesedaten, so dass sich die Lesedaten gleichzeitig und in die gleiche Richtung wie ein Sendetakt ausbreiten, wobei die Lesedaten gemäß einer Dualflankenübertragung bezüglich des Sendetaktes gesendet werden, so dass [X.] der Lesedaten bei der doppelten Frequenz des Sendetaktes übertragen werden.

Hilfsantrag 1’’:

1. System umfassend einen Bus und eine an den Bus gekoppelte [X.], wobei die [X.] umfasst:

[X.] zum Empfangen von [X.] und eines [X.]es, wobei sich die [X.] gleichzeitig und in der gleichen Richtung wie der [X.] auf dem Bus ausbreiten und die [X.] gemäß einer Dualflankenübertragung bezüglich des [X.]es empfangen werden, so dass [X.] der [X.] bei der doppelten Frequenz des [X.]es übertragen werden; und

Sendeschaltkreise zur Übertragung von Lesedaten, so dass sich die Lesedaten gleichzeitig und in die gleiche Richtung wie ein Sendetakt auf dem Bus ausbreiten, wobei die Lesedaten gemäß einer Dualflankenübertragung bezüglich des Sendetaktes gesendet werden, so dass [X.] der Lesedaten bei der doppelten Frequenz des Sendetaktes übertragen werden.

Hilfsantrag I:

1. Synchrone, integrierte Speicherschaltungskomponente, welche ein Feld dynamischer Speicherzellen zur Datenspeicherung enthält, wobei die Speicherschaltungskomponente umfasst:

[X.] zum Empfangen von [X.] und eines [X.]es, wobei sich die [X.] gleichzeitig und in der gleichen Richtung wie der [X.] ausbreiten und die [X.] gemäß einer Dualflankenübertragung bezüglich des [X.]es empfangen werden, so dass [X.] der [X.] bei der doppelten Frequenz des [X.]es übertragen werden; und

Sendeschaltkreise zur Übertragung von Lesedaten, so dass sich die Lesedaten gleichzeitig und in die gleiche Richtung wie ein Sendetakt ausbreiten, wobei die Lesedaten gemäß einer Dualflankenübertragung bezüglich des Sendetaktes gesendet werden, sodass [X.] der Lesedaten bei der doppelten Frequenz des Sendetaktes übertragen werden;

wobei die [X.] beinhalten:

einen [X.]-Eingang, um den [X.] von einer ersten [X.] zu empfangen; und

einen [X.], um den Sendetakt von einer zweiten [X.] zu empfangen.

Hilfsantrag II:

1. Synchrone, integrierte Speicherschaltungskomponente, welche ein Feld dynamischer Speicherzellen zur Datenspeicherung enthält, wobei die Speicherschaltungskomponente umfasst:

[X.] zum Empfangen von [X.] und eines [X.]es, wobei sich die [X.] gleichzeitig und in der gleichen Richtung wie der [X.] ausbreiten und die [X.] gemäß einer Dualflankenübertragung bezüglich des [X.]es empfangen werden, so dass [X.] der [X.] bei der doppelten Frequenz des [X.]es übertragen werden; und

Sendeschaltkreise zur Übertragung von Lesedaten, so dass sich die Lesedaten gleichzeitig und in die gleiche Richtung wie ein Sendetakt ausbreiten, wobei die Lesedaten gemäß einer Dualflankenübertragung bezüglich des Sendetaktes gesendet werden, sodass [X.] der Lesedaten bei der doppelten Frequenz des Sendetaktes übertragen werden;

wobei die [X.] beinhalten:

einen [X.]-Eingang, um den [X.] von einer ersten [X.] zu empfangen; und

einen [X.], um den Sendetakt von einer zweiten [X.] zu empfangen;

wobei im Betrieb:

die [X.] von einer externen Datenleitung dem Eingangsempfänger zu einem Zeitpunkt zugeführt werden, wenn der [X.] auf einer zweiten [X.] an der synchronen, integrierten Speicherschaltung vorbeiläuft; und

die Lesedaten von den Sendeschaltkreisen der externen Datenleitung zu einem Zeitpunkt zugeführt werden, wenn der Sendetakt auf einer ersten [X.] an der synchronen, integrierten Speicherschaltung vorbeiläuft.

Hilfsantrag III:

1. Synchrone, integrierte Speicherschaltungskomponente, welche ein Feld dynamischer Speicherzellen zur Datenspeicherung enthält, wobei die Speicherschaltungskomponente umfasst:

[X.] zum Empfangen von [X.] und eines [X.]es, wobei sich die [X.] gleichzeitig und in der gleichen Richtung wie der [X.] ausbreiten und die [X.] gemäß einer Dualflankenübertragung bezüglich des [X.]es empfangen werden, so dass [X.] der [X.] bei der doppelten Frequenz des [X.]es übertragen werden; und

Sendeschaltkreise zur Übertragung von Lesedaten, so dass sich die Lesedaten gleichzeitig und in die gleiche Richtung wie ein Sendetakt ausbreiten, wobei die Lesedaten gemäß einer Dualflankenübertragung bezüglich des Sendetaktes gesendet werden, so dass [X.] der Lesedaten bei der doppelten Frequenz des Sendetaktes übertragen werden;

wobei die [X.] beinhalten:

einen [X.]-Eingang, um den [X.] von einer ersten [X.] zu empfangen; und

einen [X.], um den Sendetakt von einer zweiten [X.] zu empfangen;

wobei im Betrieb:

die [X.] von einer externen Datenleitung dem Eingangsempfänger zu einem Zeitpunkt zugeführt werden, wenn der [X.] auf einer zweiten [X.] an der synchronen, integrierten Speicherschaltung vorbeiläuft; und

die Lesedaten von den Sendeschaltkreisen der externen Datenleitung zu einem Zeitpunkt zugeführt werden, wenn der Sendetakt auf einer ersten [X.] an der synchronen, integrierten Speicherschaltung vorbeiläuft; und

wobei der [X.] eine verzögerte Version des Sendetaktes ist und der [X.] aus dem Sendetakt resultiert, indem er über ein Umkehrelement läuft, welches die ersten und zweiten [X.]en verbindet.

Hilfsantrag [X.]:

1. Synchrone, integrierte Speicherschaltungskomponente, welche ein Feld dynamischer Speicherzellen zur Datenspeicherung enthält, wobei die Speicherschaltungskomponente umfasst:

[X.] zum Empfangen von [X.] und eines [X.]es, wobei sich die [X.] gleichzeitig und in der gleichen Richtung wie der [X.] ausbreiten und die [X.] gemäß einer Dualflankenübertragung bezüglich des [X.]es empfangen werden, so dass [X.] der [X.] bei der doppelten Frequenz des [X.]es übertragen werden; und

Sendeschaltkreise zur Übertragung von Lesedaten, so dass sich die Lesedaten gleichzeitig und in die gleiche Richtung wie ein Sendetakt ausbreiten, wobei die Lesedaten gemäß einer Dualflankenübertragung bezüglich des Sendetaktes gesendet werden, so dass [X.] der Lesedaten bei der doppelten Frequenz des Sendetaktes übertragen werden; und

eine Synchronisierschaltung, um den Sendetakt mit dem [X.] zu vergleichen und den Ort der integrierten Schaltung relativ zu einer integrierten Steuerschaltung zu bestimmen.

Hilfsantrag V:

1. Synchrone, integrierte Speicherschaltungskomponente, welche ein Feld dynamischer Speicherzellen zur Datenspeicherung enthält, wobei die Speicherschaltungskomponente umfasst:

[X.] zum Empfangen von [X.] und eines [X.]es, wobei sich die [X.] gleichzeitig und in der gleichen Richtung wie der [X.] ausbreiten und die [X.] gemäß einer Dualflankenübertragung bezüglich des [X.]es empfangen werden, so dass [X.] der [X.] bei der doppelten Frequenz des [X.]es übertragen werden; und

Sendeschaltkreise zur Übertragung von Lesedaten, so dass sich die Lesedaten gleichzeitig und in die gleiche Richtung wie ein Sendetakt ausbreiten, wobei die Lesedaten gemäß einer Dualflankenübertragung bezüglich des Sendetaktes gesendet werden, so dass [X.] der Lesedaten bei der doppelten Frequenz des Sendetaktes übertragen werden;

wobei die [X.] beinhalten:

einen [X.]-Eingang, um den [X.] von einer ersten [X.] zu empfangen; und

einen [X.], um den Sendetakt von einer zweiten [X.] zu empfangen;

wobei im Betrieb:

die [X.] von einer externen Datenleitung dem Eingangsempfänger zu einem Zeitpunkt zugeführt werden, wenn der [X.] auf einer zweiten [X.] an der synchronen, integrierten Speicherschaltung vorbeiläuft;

und die Lesedaten von den Sendeschaltkreisen der externen Datenleitung zu einem Zeitpunkt zugeführt werden, wenn der Sendetakt auf einer ersten [X.] an der synchronen, integrierten Speicherschaltung vorbeiläuft; und

wobei der [X.] eine verzögerte Version des Sendetaktes ist und der [X.] aus dem Sendetakt resultiert, indem er über ein Umkehrelement läuft, welches die ersten und zweiten [X.]en verbindet;

wobei die Speicherschaltungskomponente weiter eine Synchronisierschaltung enthält, um den Sendetakt mit dem [X.] zu vergleichen und den Ort der integrierten Schaltung relativ zu einer integrierten Steuerschaltung zu bestimmen.

Hinsichtlich der jeweiligen [X.] sowie der weiteren Einzelheiten wird auf den Akteninhalt verwiesen.

Die zulässige Beschwerde der Anmelderin erweist sich als nicht begründet, denn der Anspruch 1 nach dem Hauptantrag, der Anspruch 1 nach dem Hilfsantrag 1’ sowie die jeweiligen Ansprüche 1 nach den [X.] I bis V sind unzulässig und das System nach Anspruch 1 des [X.]’’ beruht nicht auf einer erfinderischen Tätigkeit des Fachmanns.

Als Fachmann ist im vorliegenden Fall ein mit der Entwicklung von Halbleiterspeicher-Systemen betrauter berufserfahrener Diplom-Ingenieur der Elektrotechnik mit Hochschulabschluss anzusehen.

1. Die Anmeldung betrifft gemäß den geltenden Beschreibungsunterlagen der vorliegenden [X.] eine synchrone, integrierte Speicherschaltungskomponente, welche ein Feld dynamischer Speicherzellen zur Datenspeicherung enthält.

Üblicherweise werden bei Computersystemen die verschiedenen [X.] (in der Anmeldung als „Geräte“ bezeichnet) zur Datenübertragung mit einem Datenbus gekoppelt. Synchrone Bussysteme verwenden ein Taktsignal, um die über den Datenbus übertragenen Daten beim jeweiligen Empfänger zu validieren, so dass die [X.] neben dem Datenbus auch mit einer [X.] verbunden sind. Bei solchen Bussystemen kann es aufgrund unterschiedlicher Signalausbreitungsverzögerung entlang des [X.] und entlang der [X.] zu einem [X.] kommen, der zu Fehlern bei der Validierung von Daten führt. Ein solcher [X.] macht sich insbesondere dann als Fehlerquelle bemerkbar, wenn hohe Datenübertragungsgeschwindigkeiten gewünscht werden, da die [X.] dann die Größenordnung der Taktsignalausbreitungsverzögerung erreicht.

Gemäß der geltenden Beschreibungseinleitung S. 3, 2. und 3. Abs. ist es bekannt, den [X.] dadurch zu verringern, dass mehrere [X.]en an einen Taktgenerator angeschlossen werden, wobei die [X.]en (in ihrer Länge) so abgestimmt sind, dass die [X.] jeweils zum gleichen Zeitpunkt an jedem Gerät eintreffen. Ein solches Bussystem ist jedoch relativ komplex, da mehrere [X.]en benötigt werden, die aufeinander abgestimmt werden müssen.

Weiterhin sind auch Master-Slave-Systeme bekannt, bei denen die [X.] zwei [X.], nämlich einen Empfangs- und einen Sendetakt erzeugt, wobei der [X.] zum Takten sowohl der Übertragung der Datensignale durch die [X.] als auch des Empfangs von Daten durch das [X.] verwendet wird. Hierdurch wird die [X.] von der Ausbreitungsverzögerung des [X.] entkoppelt. Bei diesem System sind jedoch zwei [X.] nötig; außerdem lässt diese Betriebsweise nur ein [X.] zu.

Gemäß der geltenden Beschreibungseinleitung, S. 4, 1. Abs., liegt der Anmeldung als technisches Problem die Aufgabe zugrunde, eine synchrone, integrierte Speicherkomponente für ein synchrones Bussystem zur Verfügung zu stellen, in dem der [X.] verringert oder beseitigt wird.

Gemäß dem geltenden Anspruch 1 nach Hauptantrag wird die Aufgabe durch eine synchrone, integrierte Speicherschaltungskomponente gelöst,

die ein Feld dynamischer Speicherzellen zur Datenspeicherung enthält und die [X.] zum Empfangen von [X.] und eines [X.]es, wobei sich die [X.] gleichzeitig und in der gleichen Richtung wie der [X.] ausbreiten und die [X.] gemäß einer Dualflankenübertragung bezüglich des [X.]es empfangen werden, so dass [X.] bei der doppelten Frequenz des [X.]es übertragen werden, und

Sendeschaltkreise zur Übertragung von Lesedaten, so dass sich die Lesedaten gleichzeitig und in die gleicher Richtung wie ein Sendetakt ausbreiten, wobei die Lesedaten gemäß einer Dualflankenübertragung bezüglich des Sendetaktes gesendet werden, so dass [X.] der Lesedaten bei der doppelten Frequenz des Sendetaktes übertragen werden, umfasst.

Der geltende Anspruch 1 nach Hilfsantrag 1’ unterscheidet sich allein durch die abgeänderte Gattungsangabe „synchrone [X.]“ von dem Anspruch 1 nach Hauptantrag, in dem die Gattungsangabe „synchrone, integrierte Speicherschaltungskomponente“ lautet; die übrigen Merkmale sind mit denen des Anspruchs 1 nach Hauptantrag identisch.

Der geltende Anspruch 1 nach Hilfsantrag 1’’ beansprucht Schutz für ein System, das einen Bus und eine an den Bus gekoppelte [X.] umfasst, wobei die [X.] die im Anspruch 1 nach Hauptantrag genannten Merkmale aufweist und außerdem angegeben wird, dass sich die [X.] gleichzeitig und in der gleichen Richtung wie der [X.] auf dem Bus ausbreiten und dass sich die Lesedaten gleichzeitig und in der gleichen Richtung wie ein Sendetakt auf dem Bus ausbreiten.

Im Anspruch 1 nach Hilfsantrag I wird gegenüber dem Anspruch 1 nach Hauptantrag zusätzlich angegeben, dass die [X.] einen [X.]-Eingang, um den [X.] von einer ersten [X.] zu empfangen, und einen [X.] aufweisen, um den Sendetakt von einer zweiten [X.] zu empfangen.

Der Anspruch 1 nach Hilfsantrag II ergänzt die Lehre des Anspruchs 1 nach Hilfsantrag I dahingehend, dass im Betrieb die [X.] von einer externen Datenleitung dem Eingangsempfänger zu einem Zeitpunkt zugeführt werden, wenn der [X.] auf einer zweiten [X.] an der synchronen, integrierten Speicherschaltung vorbeiläuft, und die Lesedaten von den Sendeschaltkreisen der externen Datenleitung zu einem Zeitpunkt zugeführt werden, wenn der Sendetakt auf einer ersten [X.] an der synchronen, integrierten Speicherschaltung vorbeiläuft.

Der Anspruch 1 nach Hilfsantrag III ergänzt diese Lehre weiter dahingehend, dass der [X.] eine verzögerte Version des Sendetaktes ist und der [X.] aus dem Sendetakt resultiert, indem er über ein Umkehrelement läuft, welches die ersten und zweiten [X.]en verbindet.

Der Anspruch 1 nach Hilfsantrag [X.] präzisiert die Lehre des Anspruchs 1 nach Hauptantrag dahingehend, dass die synchrone, integrierte Speicherschaltungskomponente außerdem eine Synchronisierschaltung umfasst, um den Sendetakt mit dem [X.] zu vergleichen und den Ort der integrierten Schaltung relativ zu einer integrierten Steuerschaltung zu bestimmen.

Der Anspruch 1 nach Hilfsantrag V konkretisiert die im Anspruch 1 nach dem Hilfsantrag III gegebene Lehre durch die Angabe, dass die Speicherschaltungskomponente eine Synchronisierschaltung umfasst, um den Sendetakt mit dem [X.] zu vergleichen und den Ort der integrierten Schaltung relativ zu einer integrierten Steuerschaltung zu bestimmen.

2. Die im Anspruch 1 nach Hauptantrag sowie die in den jeweiligen Ansprüchen 1 nach dem Hilfsantrag 1’ und nach den [X.] I bis V gegebene Lehre geht über den Inhalt der ursprünglichen [X.] hinaus; diese Ansprüche sind damit unzulässig.

Die ursprüngliche [X.] ist im vorliegenden Fall durch die [X.] 43 90 991 T1 bestimmt, die das Deutsche Patent- und Markenamt für das Bestimmungsland [X.] als Übersetzung der in [X.] eingereichten internationalen Anmeldung PCT/[X.]/01726 veröffentlicht hat. Wie oben schon erläutert, geht die der vorliegenden [X.] [X.] 43 45 580 zugrunde liegende [X.] 43 90 991 auf diese internationale Anmeldung zurück, so dass die Übersetzung gemäß der oben genannten [X.] die ursprüngliche [X.] für die vorliegende [X.] darstellt.

Der Anspruch 1 nach dem Hauptantrag und die jeweiligen Ansprüche 1 nach den [X.] I bis V geben übereinstimmend die Lehre, dass die synchrone integrierte Speicherschaltungskomponente [X.] zum Empfangen von Daten und eines [X.]es umfasst, „wobei sich die [X.] gleichzeitig und in der gleichen Richtung wie der [X.] ausbreiten“, und außerdem Sendeschaltkreise zur Übertragung von Lesedaten umfasst, „wobei sich die Lesedaten gleichzeitig und in derselben Richtung wie ein Sendetakt ausbreiten“. In gleicher Weise lehrt dies der Anspruch 1 nach Hilfsantrag 1’ für die [X.] und Sendeschaltkreise der [X.], die mit diesem Anspruch unter Schutz gestellt werden soll.

Dass sich die [X.] gleichzeitig und in der gleichen Richtung wie der [X.] und die Lesedaten gleichzeitig und in derselben Richtung wie ein Sendetakt ausbreiten, ist gemäß der ursprünglichen [X.] allerdings kein Merkmal der Eingangs- bzw. Sendeschaltkreise einer synchronen Speicherschaltungskomponente bzw. einer [X.], wie es in den vorangehend genannten Ansprüchen 1 gemäß dem oben zitierten [X.] beansprucht wird, sondern geht auf die Bustopologie des [X.] zurück und ist damit ein Merkmal des gesamten [X.].

Denn erst die Aufteilung der [X.] in zwei parallel zum Datenbus verlaufende, an einem Umkehrpunkt miteinander verbundene Segmente und die räumliche Anordnung des [X.]s nahe am Umkehrpunkt sowie der [X.] entlang der beiden [X.]ssegmente des derart ausgebildeten [X.] gestatten es, die [X.] so als [X.] und als Sendetakt zu verwenden, dass Schreib- und Sendedaten sich jeweils gleichzeitig und in derselben Richtung wie der Empfangs- bzw. der Sendetakt ausbreiten, wobei eine jedem Slavegerät zugeordnete Synchronisierschaltung bei dieser Topologie dann dafür sorgt, dass bei der Datenübertragung der [X.] minimiert wird und Takt und Daten gleichzeitig beim jeweiligen Empfänger eintreffen

Dass [X.] sich gleichzeitig und in derselben Richtung wie der [X.] und Sendedaten sich gleichzeitig und in derselben Richtung wie ein Sendetakt ausbreiten, ist somit gemäß der ursprünglichen [X.] ein Merkmal des gesamten [X.], aber nicht Merkmal einer Speicherschaltungskomponente bzw. einer [X.] und eines Eingangs- und eines Sendeschaltkreises einer solchen Vorrichtung, wie es in den genannten Ansprüchen 1 beansprucht wird. Der Anspruch 1 nach Hauptantrag, der Anspruch 1 nach Hilfsantrag 1’ und die jeweiligen Ansprüche 1 nach den [X.] 1 bis 5 sind damit unzulässig.

3. Das einen Bus und eine an den Bus gekoppelte [X.] umfassende System nach dem geltenden Anspruch 1 nach Hilfsantrag 1’’ beruht nicht auf einer erfinderischen Tätigkeit des Fachmanns.

Die Druckschrift [X.] offenbart ein System, das einen Bus und eine an diesen Bus gekoppelte [X.] umfasst und bei dem eine CPU als Master und ein [X.]-Datenspeicher mit einem Speicherzellenfeld dynamischer Speicherzellen als Slave über einen Datenbus miteinander gekoppelt sind

In Übereinstimmung mit der im Anspruch 1 nach Hilfsantrag 1’’ gegebenen Lehre weist die [X.] dieses Systems [X.] zum Empfangen von [X.] und eines [X.]s sowie Sendeschaltkreise zur Übertragung von Lesedaten auf

In weiterer Übereinstimmung mit der Lehre des Anspruchs 1 nach dem Hilfsantrag 1’’ werden dabei die Schreib- und die Lesedaten gemäß einer Dualflanken-übertragung bezüglich eines Empfangs- bzw. eines Sendetakts empfangen bzw. gesendet:

Wie beim [X.] sind auch hier nämlich die [X.] an eine in zwei Segmente unterteilte [X.] angeschlossen, wobei sich das erste Segment dieser Leitung vom Taktgenerator bis zu einem Umkehrpunkt und das zweite Segment von diesem Umkehrpunkt zurück erstreckt. Jeder an die [X.] (53, 54 / [X.]. 8a) angeschlossene Speicher ([X.] 12, [X.] 13, [X.] 14 / [X.]. 2; Chip O 51, [X.] 52 / [X.]. 8a) empfängt die längs der [X.] sich ausbreitenden [X.] jeweils zweimal, [X.] bei ihrem Hin- und zeitverzögert dazu [X.] bei ihrem Rücklauf. Die [X.] der Speicherschaltungskomponente der an die [X.] angeschlossenen Speichervorrichtung ([X.], [X.]) erfassen aufeinanderfolgend die beiden ansteigenden Flanken und die beiden abfallenden Flanken der hin- und rücklaufenden Pulse und erzeugen aus den beiden ansteigenden und den beiden abfallenden Signalen einen internen Takt, indem jeweils in der Mitte zwischen den beiden ansteigenden und den beiden abfallenden Flanken ein Taktpuls generiert wird ([X.] signals: […] [X.], […] / S. 18, Zeilen 22 und 23; [X.], [X.] […] To facilitate the extremely high data rate of this external bus relative to the gate delays of the internal logic, [X.] / odd cycles / S. 19, Zeilen 9 bis 17; [X.] information can be sent on one or two lines to provide a mechanism for each bused device to generate an [X.] relative to all other device clocks. Referring to [X.]ure 8, in the preferred implementation, a bus clock generator 50 at one end of the bus propagates an [X.] clock signal in [X.], [X.], to the far end of the bus. [X.], and returns as a late bus clock signal along the bus from the far end to the origin propagating from right to left. [X.] bus clock line can be used if it is left untermined at the far end of the bus, allowing the [X.] clock signal to reflect back along the same line as a late bus clock signal / S. 46, Zeile 23 bis S. 47, Zeile 12 i. V. m. [X.]. 1 und 8).

Mit diesem Takt wird jeweils abwechselnd einer der mindestens zwei Empfänger der an den Bus angeschlossenen Speichervorrichtung zur Datenübernahme beim Einlesen oder zum [X.] bei der Ausgabe von Daten aktiviert

Die derart getakteten Eingangs- und Sendeschaltkreise der Speicherschaltungskomponente steuern das Empfangen und das Senden von Daten damit so, dass jede Flanke des [X.] erfasst wird und dass jede Flanke einen Datenübergang zum Empfangen oder Senden von Daten aktiviert, so dass die Daten gemäß einer Dualflankenübertragung empfangen bzw. gesendet werden, womit die Datenübertragungsrate in Übereinstimmung mit der Lehre des Anspruchs 1 nach Hilfsantrag 1’’ doppelt so hoch ist wie die Frequenz des Taktes des [X.]

Die vorangehend beschriebenen Maßnahmen stellen sicher, dass sich die Schreib- und Lesedaten auf dem Bus für alle an den Bus angeschlossenen Slaves trotz der Länge der Busleitung und der dadurch verursachten Verzögerung der Signalausbreitung gleichzeitig zum Empfangs- bzw. Sendetakt des Geräts ausbreiten, wie es im Patentanspruch 1 nach Hilfsantrag 1’’ angegeben ist

Es beruht jedoch nicht auf einer erfinderischen Tätigkeit des Fachmanns, ein derartiges System so auszulegen, dass sich die Schreib- bzw. Lesedaten jeweils in derselben Richtung wie der Empfangs- bzw. der Sendetakt ausbreiten.

Denn die Druckschrift D1 offenbart ein System, bei dem wie bei dem in der Druckschrift [X.] offenbarten System zwischen einer zentralen Steuereinheit

Bei diesem System synchronisieren ein [X.] den Empfang und ein [X.] das Lesen von Daten bei dem Datentransfer zwischen dem jeweiligen Sender und dem jeweiligen Empfänger, wobei das Bussystem so ausgelegt ist, dass ein durch die Länge des Busses verursachter [X.] vermieden wird

Um diesem Problem zu begegnen

Diese Lehre zum gleichen Zweck, nämlich zum Sicherstellen eines ordnungsgemäßen Datentransfers mit hoher Geschwindigkeit bei dem Bussystem nach der Druckschrift [X.] anzuwenden, bei dem die [X.] ebenfalls bereits aus zwei parallel zum Datenbus in entgegengesetzten Richtungen zueinander verlaufenden Abschnitten besteht, wobei der erste Abschnitt von dem als Zentraleinheit dienenden Master (CPU / [X.]. 2) zur peripheren Speichervorrichtung ([X.] / [X.]. 2) und der zweite Abschnitt in der entgegengesetzten Richtung von der peripheren Speichereinheit zum Master verläuft und die [X.] sich längs der beiden Abschnitte in entgegengesetzten Richtungen ausbreiten (vgl. die [X.]. 8a i. V. m. [X.]. 2), beruht nicht auf einer erfinderischen Tätigkeit des Fachmanns.

Damit ist das System nach Anspruch 1 nach Hilfsantrag 1’’ nicht patentfähig.

4. Die in den [X.] nach dem Hauptantrag, nach dem Hilfsantrag 1’, nach dem Hilfsantrag 1’’ und nach den [X.] bis V genannten [X.] fallen wegen der Antragsbindung mit dem jeweiligen Anspruch 1, vgl. [X.] 2007, 862, 863 [X.]. 18 - „Informationsübermittlungsverfahren II“.

5. Bei der vorangehend dargelegten Sachlage war die Beschwerde zurückzuweisen.